寄存器文件

PB16030899 朱河勤

2018年4月11日

目录

1	实验目的	1
2	实验平台	2
3	实验原理	2
4	实验要求 4.1 总体要求 4.2 寄存器文件要求 4.3 功能要求	2 2 3 3
5	实验分析	3
6	实验结果	4
7	源代码	4
	1 实验目的	
1	熟练掌握时序逻辑电路的设计方法	
2	训练综合各个模块的能力	


2 实验平台

gtkwave+iverilog

3 实验原理

原理

• 寄存器如何存储数据?



4 实验要求

4.1 总体要求

设计一64*32bit的寄存器文件,即64个32位的寄存器文件(寄存器组) 具备一组读端口及一组写端口

- * 具备一组读端口及一组写端口
- * 通过读端口可从031号的任意地址读取数据

- * 通过写端口可向031号的任意地址写入数据
- * 通过读端口可从031号的任意地址读取数据

4.2 寄存器文件要求

设计一64*32bit的寄存器文件,即64个32位的寄存器文件(寄存器组) 具备一组读端口及一组写端口

- * 读端口可从031号的任意地址读取数据
- * 写端口可向031号的任意地址写入数据
- * 复位值可自行指定


4.3 功能要求

- 1 调用实验一ALU,完成以下功能寄存器文件组r0,r1初始化为2,2,其他所有寄存器初始化为0 在clk控制下,依次完成以下计算,注意每个clk至多允许完成一次计算 r0+r1-ir2 r1+r2-ir3 r2+r3-ir4 …… r61+r62-ir63
- 2 结果在仿真中显示

5 实验分析

- 1 设计regfile, 读写端口各一个,考虑当读写地址一样时的解决方案
- 2 设计alu,实现加法
- 3 设计控制模块,实现地址的选择
- 4 设计top模块,注意在一个时钟周期中实现求和,变量值的变化达到求斐波那契数列

6 实验结果



7 源代码

```
module alu(
    input signed [31:0] alu_a,
        input signed [31:0] alu_b,
        input [4:0] alu_op,
        output [31:0] alu_out);

reg [31:0] res;
    assign alu_out = res;

always@(*)
    begin

    case(alu_op)
    0:res=0;
    1:res=alu_a+alu_b;
    2:res=alu_a-alu_b;
```

```
3: res=alu_a&alu_b;
                           4: res=alu_a | alu_b;
                           5: res = alu_a \quad alu_b;
                           6: res= ~(alu_a | alu_b);
                           endcase
                  end
endmodule
module control(
    input clk , rst_n ,
    output wEna,
    output [5:0] r1,w
    );
    reg [5:0] ct =1;
    assign wEna = 1;
    assign r1 = ct,
                          w = ct + 1;
    always@(posedge clk, negedge rst_n)
         begin
             if(\tilde{r}st_n | ct==63) ct=1;
             else ct = ct + 1;
         end
endmodule module regfile (
    input
                      clk,
    input
                      rst_n,
    input
                  [5:0]
                          rAddr1,
    output
             [31:0]
                           rDout1,
    input
                  [5:0]
                          wAddr,
    input
                  [31:0]
                          wDin,
```

```
input
                                wEna
);
                  [0:63];
reg [31:0] data
reg [31:0] tmp;
initial begin
data[0] = 2 ;
data[1] = 2 ;
data[2] = 0 ;
data[3] = 0 ;
data[4] = 0 ;
data[5] = 0 ;
data[6] = 0 ;
data[7] = 0 ;
data[8] = 0 ;
data[9] = 0 ;
data[10] = 0;
data[11] = 0;
data[12] = 0;
data[13] = 0;
data[14] = 0;
data[15] = 0;
data[16] = 0;
data[17] = 0;
data[18] = 0;
data[19] = 0;
data[20] = 0;
data[21] = 0;
data[22] = 0 ;
data[23] = 0 ;
data[24] = 0 ;
data[25] = 0 ;
```

```
data[26] = 0;
data[27] = 0;
data[28] = 0;
data[29] = 0;
data[30] = 0;
data[31] = 0;
data[32] = 0;
data[33] = 0;
data[34] = 0;
data[35] = 0;
data[36] = 0;
data[37] = 0;
data[38] = 0;
data[39] = 0;
data[40] = 0;
data[41] = 0;
data[42] = 0;
data[43] = 0;
data[44] = 0 ;
data[45] = 0;
data[46] = 0;
data[47] = 0;
data[48] = 0;
data[49] = 0;
data[50] = 0 ;
data[51] = 0 ;
data[52] = 0 ;
data[53] = 0 ;
data[54] = 0 ;
data[55] = 0;
data[56] = 0 ;
data[57] = 0 ;
data[58] = 0 ;
```

```
data[59] = 0;
data[60] = 0 ;
data[61] = 0;
data[62] = 0;
data[63] = 0 ;
end
assign rDout1 = tmp;
always@(*)
    if (rAddr1 == wAddr && wEna) tmp = wDin;
    else tmp = data[rAddr1];
always@(posedge clk , negedge rst_n)
    begin
        if("rst_n") begin
        data[0] = 2 ;
        data[1] = 2 ;
        data[2] = 0 ;
        data[3] = 0 ;
        data[4] = 0 ;
        data[5] = 0 ;
        data[6] = 0 ;
        data[7] = 0 ;
        data[8] = 0 ;
        data[9] = 0 ;
        data[10] = 0;
        data[11] = 0;
        data[12] = 0;
        data[13] = 0;
        data[14] = 0;
        data[15] = 0 ;
        data[16] = 0;
```

```
data[17] = 0;
data[18] = 0;
data[19] = 0;
data[20] = 0;
data[21] = 0;
data[22] = 0;
data[23] = 0 ;
data[24] = 0;
data[25] = 0 ;
data[26] = 0 ;
data[27] = 0 ;
data[28] = 0 ;
data[29] = 0;
data[30] = 0;
data[31] = 0;
data[32] = 0;
data[33] = 0;
data[34] = 0;
data[35] = 0 ;
data[36] = 0;
data[37] = 0;
data[38] = 0;
data[39] = 0;
data[40] = 0;
data[41] = 0;
data[42] = 0 ;
data[43] = 0 ;
data[44] = 0;
data[45] = 0;
data[46] = 0 ;
data[47] = 0;
data[48] = 0;
data[49] = 0;
```

```
data[50] = 0 ;
         data[51] = 0 ;
         data[52] = 0 ;
         data[53] = 0 ;
         data[54] = 0 ;
         data[55] = 0 ;
         data[56] = 0 ;
         data[57] = 0 ;
         data[58] = 0 ;
         data[59] = 0 ;
         data[60] = 0 ;
         data[61] = 0 ;
         data[62] = 0;
         data[63] = 0 ;
         \quad \mathbf{end} \quad
         _{
m else}
             data [wAddr] = wEna ? wDin: data [wAddr];
end
end module \\
'timescale 1ns / 1ps
'timescale 1ns / 1ps
module test();
initial begin
         $dumpfile("test.vcd");
         $dumpvars(1, test);
         end
```

```
reg clk = 0;
 reg [6:0] ct=0;
   reg rst_n = 1;
   wire [31:0] a,b,c;
    top top(clk, rst_n, a, b, c);
always #100
    begin
         if(ct==20) $finish;
         else begin
         ct=ct+1;
         clk=~clk;
         end
    \quad \text{end} \quad
always #200 $display ("in _sim: _%g _+_%g _=_%g _ , _At _time _%t" , a,b,c,$time);
endmodule
//top
'timescale 1ns / 1ps
module top (
    input
                      clk,
    input
                      rst_n,
             [31:0] oa, ob, oc
    output
);
wire [5:0]
                  rAddr1, wAddr;
wire [31:0] rdata,w;
reg [31:0] tmp=0,sum = 2;
wire wEna;
```

endmodule

 $\quad \text{end} \quad$