Lab3 Ram

金泽文 PB15111604

实验目的:

学习如何使用 ISE 的 IP 核

学习使用 Xilinx FPGA 内的 RAM 资源

例化一个简单双端口的 RAM (32bitx64)

使用 coe 文件对 RAM 进行初始化

实验内容:

- · 综合利用三次实验的结果,完成以下功能:
 - 从 ram 中 0 地址和 1 地址读取两个数 , 分别赋给 reg0 和 reg1
 - 利用第二次实验的结果(ALU+Regfile)进行斐波拉契运算,运算结果保存在对应的寄存器
 - 运算结果同时保存在对应的 ram 地址中,即 ram[0]<---->reg0, ram[1]<---->reg1,

实验结果:

按要求完成。仿真结果如图:

Name	Value	0 ns		١.		. 1	00 :	1			. 2	00 n	15			. 3	00 n	s			40	0 ns				500	ns	١.		1	600	ns		 70	00 ns			800 ns
l‰ clk	0			T	Т	T	Ť	٣		ī	Т		Т	Т	Т	Т		Т		П	Ħ	П	π	П	Π		Т	Т	Ī	ī	Т	T			П	П	П	
⅓ rst_n	1					T		Т			T					T					T													T				
alu_out[31:0]	8	0	$\supseteq X$	ī)(2)(3	5)(8 (1	3)(2	1)(3	4 5	5)(8	9)(•)(-	··X:	÷k	··)(:	X	·X:	X	ж	χ	X	Œ	(\odot			(\odot	<u></u>	<u>-</u> X		t			217	8309
cnt[4:0]	3	OX	1 /	2)(o X	1	2)(3 X 4	E)(3)(e	ж	7)(1	3)(9)(1	0)(1	1 (1	2)(1	3)(1	4)(1	5)(16	(17	(18	(19	20	(21)	22)	23	24)	25)	26	27)(28)(2	9
tont1[4:0]	4		0	\mathbb{Z}	1)(2	3 /	4 X :	5)(6	χ,	×	3)(9)(1	0)(1	1)(1	2 1	3/1	4)(1	5)(1)(17	18	19	20	21	22	23	24	25	26	27	28)(29)(1	0
cnt2[4:0]	5	(31)(0 (1)(2 (3	4 X	5 X (X	χŧ	r)e	9 /(1	0)(1	1)(1	2)(1	3 1	4/1	5 (1	6)(1	7/18	19	20	21	22	23	24	25	26	27	28	29	30)(3	1
 init_ctr[4:0] 	3	(O)	1 (2 (ı			t															3												
limit regs[31,31:0]	0	k				ij		t			t					ŧ	()															\supset	t			2	78309
regs[30,31:0]	0					1		t			t					ŧ	0				t											$\supseteq X$		t			134	6269
Tegs[29,31:0]	0	k						ı			t						0														$\equiv \chi$						8320	40
regs[4,31:0]	5	k		0			\supset X	t			t					t											5											
regs[3,31:0]	3	IC.		0		- k					Ī										T						3							ī				
regs[2,31:0]	2		0		\supset X			ı			Ī										T					2												
Tegs[1,31:0]	1	II 🗆	0	X				ı																		1												
regs[0,31:0]	1	0	$\supset X$			=		t			t					Ť									1									t				

	0	1
31	2178309	1346269
29	832040	514229
27	317811	196418
25	121393	75025
23	46368	28657
21	17711	10946
19	6765	4181
17	2584	1597
15	987	610
13	377	233
11	144	89
9	55	34
7	21	13
5	8	5
3	3	2
1	1	1

实验分析与设计:

ALU 模块完全同于上次实验。

Regfile 完全同于上次实验。

Top 不同于上次,利用 top 来控制两个阶段:从 ram 读入与从 reg 读入,利用 congtrol 模块输出的 step_ctr 来控制 reg 以及 ram 的使能实现。

新增的 control 利用 step_ctr 来控制从 reg 还是 ram 读入。刚开始初始化前两个 reg ,之后是相加与写入。鉴于 ram 输出的延迟,复位时用三个周期初始化。变量 cnt 负责写入后面寄存器阶段的计数。

意见建议:

无

附录:

ALU 部分:

```
module ALU(
                                                        55%
   input signed [31:0] alu_a,
2
   input signed [31:0] alu_b,
3
   input [4:0] alu_op,
4
   output reg [31:0] alu_out
6
8
   parameter A_NOP = 5'h00;
   parameter A_ADD = 5'h01;
10
               A SUB = 5'h02;
   parameter
11
   parameter
               A AND = 5'h03;
12
               A OR = 5'h04;
   parameter
13
   parameter A XOR = 5'h05;
14
   parameter
               A NOR = 5'h06;
15
16
   always@(*)
17
   begin
18
       case(alu op)
19
       A NOP:
                alu out = 0;
20
               alu out = alu a + alu b;
       A ADD:
21
       A SUB:
               alu_out = alu_a - alu_b;
22
       A_AND: alu_out = alu_a & alu_b;
23
       A_OR: alu_out = alu_a
                                  alu b;
24
       A XOR: alu_out = (~alu_a & alu_b) | (alu_a & ~alu_b);
25
               alu_out = ~(alu_a
       A NOR:
                                     alu b);
26
       endcase
27
   end
28
29
   endmodule
```

Top 部分:

37

```
`timescale 1ns / 1ps
    module top(
    input clk,
    input rst_n,
    input [4:0] alu_op
          [31:0]
                   alu_out , r1_dout , r2_dout , doutb;
    wire [4:0] cnt , cnt1 , cnt2 ;
11
         ctr;
    wire
12
    wire [4:0] step_control;
13
    reg [31:0] r3 = 0;
    reg we = 0;
14
    ALU ALU1(r1_dout, r2_dout, alu_op, alu_out);
15
    REG_FILE REG_FILE1(clk, rst_n, cnt, cnt1, cnt2, r3, ctr, r1_dout, r2_dout);
17
    ram ram1(clk, we , cnt2, alu_out, clk, cnt, doutb);
    control control1(clk, rst_n, cnt, cnt1, cnt2, ctr, step_control);
18
19
20
21
22
        if(step_control < 3)</pre>
23
             r3 = doutb;
24
25
            r3 = alu out;
27
28
29
        if(step_control < 3)</pre>
31
            we = 0;
32
        else if (cnt < 29)
33
            we = 1;
34
    endmodule
36
```

Regfile 部分:

```
regs[11] <= 32'b1;
 1 module REG FILE(
                                                      28
   input
                     clk.
                                                      29
                                                                  regs[12] <= 32'b1;
   input
                                                      30
                                                                  regs[13] <= 32'b1;
                     rst,
   input
            [4:0]
                     r1_addr,
                                                      31
                                                                  regs[14] <= 32'b1;
   input
             [4:0]
                     r2 addr.
                                                      32
                                                                  regs[15] <= 32'b1;
   input
            [4:0]
                     r3 addr.
                                                      33
                                                                  regs[16] <= 32'b1;
            [31:0]
   input
                     r3 din,
                                                      34
                                                                  regs[17] <= 32'b1;
   input
                     r3 wr
                                                      35
                                                                  regs[18]
                                                                           <= 32'b1;
   output
                                                                  regs[19] <= 32'b1;
            [31:0]
                     r1 dout,
                                                      36
10
    output
            [31:0]
                     r2_dout
                                                      37
                                                                  regs[20] <= 32'b1;
11
                                                      38
                                                                  regs[21] <= 32'b1;
12
                                                                  regs[22] <= 32'b1;
13
    reg [31:0]
                regs[31:0];
                                                      40
                                                                  regs[23] <= 32'b1;
14
                                                      41
                                                                  regs[24] <= 32'b1;
15
    always @(posedge clk or posedge rst) begin
                                                      42
                                                                  regs[25] <= 32'b1;
16
                                                      43
                                                                  regs[26] <= 32'b1;
        if (rst) begin
                                                                            <= 32'b1;
17
            regs[0] <= 32'b1;
                                                      44
                                                                  regs[27]
18
            regs[1] <= 32'b1;
                                                                  regs[28] <= 32'b1;
19
            regs[2] <= 32'b1;
                                                                  regs[29] <= 32'b1;
                                                                  regs[30] <= 32'b1;
20
            regs[3] <= 32'b1;
                                                      47
            regs[4] <= 32'b1;
21
                                                                  regs[31] <= 32'b1;
22
            regs[5] <= 32'b1;
23
                                                      50
            regs[6] <= 32'b1;
                                                              else if (r3 wr)begin
24
            regs[7] <= 32'b1;
                                                      51
                                                                  regs[r3 addr] <= r3 din;</pre>
25
            regs[8] <= 32'b1;
                                                      52
            regs[9] <= 32'b1;
26
                                                      53
27
            regs[10] <= 32'b1;
                                                      54
28
            regs[11] <= 32'b1;
                                                          assign r1 dout = regs[r1 addr];
29
            regs[12] <= 32'b1;
                                                      56
                                                          assign r2 dout = regs[r2 addr];
30
            regs[13]
                     <= 32'b1;
                                                      57
                                                          endmodule
31
            regs[14] <= 32'b1;
32
            regs[15] <= 32'b1;
            nage [16]
```

Control:

```
`timescale 1ns / 1ps
                                                             22
                                                             23
                                                             24
    module control(
    input clk,
                                                             25
    input rst_n,
                                                                      if(init == 3) begin
    output reg [4:0] cnt, output reg [4:0] cnt1,
                                                                           cnt = c_cnt;
cnt1 = c_cnt + 1;
                                                             28
    output reg [4:0] cnt2,
                                                                           cnt2 = c_cnt + 2;
    output reg ctr,
                                                                           ctr = c_ctr ;
     output reg [4:0] init_ctr
11
12
                                                                           cnt = init ;
                                                                           cnt1 = c_cnt ;
cnt2 = init - 1 ;
13
    reg [4:0] c_cnt = 0;
                                                            34
    reg c_ctr = 0;
    reg [4:0] init = 0;
                                                                           ctr = 1;
     always@(posedge clk,negedge rst_n) begin
17
          if(~rst_n)
              init <= 0;
                                                                      init_ctr = init;
         else if(init < 3)</pre>
              init ← init + 1;
                                                            42
21
                                                                 always@(posedge clk,negedge rst_n) begin
  if(~rst_n)
23
                                                                           c_cnt <= 0;
         if(init == 3) begin
                                                                      else if(init < 3)</pre>
              cnt = c_cnt ;
cnt1 = c_cnt + 1 ;
                                                                          c_cnt <= 0 ;</pre>
                                                                      else if(c_cnt <= 5'd28 && c_ctr == 1
              cnt2 = c_cnt + 2;
                                                                           c_cnt <= c_cnt + 1;
              ctr = c_ctr ;
                                                                  always@(posedge clk,negedge rst_n) begin
              cnt = init ;
                                                                      if(~rst n)
              cnt1 = c_cnt ;
cnt2 = init - 1 ;
                                                                           c_ctr <= 0;
                                                                      else if(init == 1)
              ctr = 1;
                                                                           c_ctr <= 1;
                                                                      else if(c_{cnt} == 5'd29)
                                                                           c_ctr <= 0;
         init_ctr = init;
                                                            62 endmodule
```

Testfile:

```
24
25
    module test;
26
27
         // Inputs
         reg clk;
28
29
         reg rst n;
30
         reg [4:0] alu_op;
31
32
         // Outputs
33
34
         // Instantiate the Unit Under Test (UUT)
35
         top uut (
36
37
             .clk(clk),
             .rst_n(rst_n),
38
39
             .alu op(alu op)
40
41
         initial begin
42
43
             // Initialize Inputs
44
             clk = 0;
             rst n = 0;
45
             alu op = 0;
46
47
48
             // Wait 100 ns for global reset to finish
49
             #10;
50
51
             rst n = 1;
52
               alu op = 1;
             forever #10 clk = ~clk;
53
             // Add stimulus here
54
55
56
57
    endmodule
58
59
```