Lab6_多周期 mips-cpu 设计 金泽文 PB15111604

实验目的:

设计多周期 mips-cpu。

实验内容:

- 设计 CPU ,完成以下程序代码的执行 ,其功能是起始数 为 3 和 3 的斐波拉契数列的计算。只计算 20 个数。
- 实验设计中可以不使用给定的数据通路和状态机,但仅允许使用一个存储器。
- 对指令/数据存储器的附加要求:
 - 使用异步存储器,最高评分为√√
 - 使用同步存储器,最高评分为√√√,使用同步存储器时,需要对数据通路和状态机进行适当修改。

实验分析与设计:

我采用了同步存储器。针对 ppt 中给出的状态机,出于对时延的考虑,在 S3 与 S4 之间, S5 之后, S8 之后,分别加了一个等待状态。

Top 和 control 基本按照 ppt 中数据通路实现。需要指出的是,我省略了 2 位的 AluOp,直接使用了 3 位的 AluControl,除了 S8 对应的 beq 需要"-"运算,其他都是"+"运算。

对于 ALU 模块,不同于以往,需要设置 zero 输出变量。


对于 regfile,沿用之前。

除此之外,需要注意的是,由于 mem 一个地址对应的是4个字节,所以在计算对应 mem 地址的时候需要考虑截断后两位。同时,为了方便仿真时的观察,将数据输出首地址改为 0x40,对应的 coe 需要修改四处:

20080100, 200d0150, 200b0154, 200c0154

实验结果:

仿真波形:



内存:

0200	U	U	U	U
0x34	0	0	0	0
0x38	0	0	0	0
0x3C	0	0	0	0
0x40	3	3	6	9
0x44	15	24	39	63
0x48	102	165	267	432
0x4C	699	1131	1830	2961
0x50	4791	7752	12543	20295
0x54	20	3	3	0
0.58				

实验代码:

Top:

```
module top(
                                                                                                                                                                                                                                .iord
                                                                                                                                                                                                                                                   (iord
input
                                                                                       pc <= pc1;
                               dout
                                                                                                                                                                                                                                .irwrite
                                                                           assign adr = iord ? aluout : pc:
                                                                                                                                                                                                                               .pcwrite
.branch
                                                                                                                                                                                                                                                   (pcwrite
                                                                                                                                                                                                                                .pcsrc
.alucontrol
                                                                                                                                                                                                                                                   (pcsrc
(alucontrol[2:0
reg
wire
                               pc;
pcjump;
                                                                                                                                                           case(alusrcb)
                                                                                                                                                                 2'b00: srcb
2'b01: srcb
2'b10: srcb
wire
wire
                               adr;
rd;
                                                                                      instr <= rd;
                                                                                                                                                                                                                                .alusrca
                                                                                                                                                                                                                                                   alusrca
                                                                                                                                                                                      signimm;
signimml2;
                                                                                                                                                                                                                               .regwrite
.memtoreg
                                                                                                                                                                                                                                                   (regwrite
                                                                                                                                                                                                                                                    memtoreg
                                                                                                                                                                                                                                .regdst
                                                                                                                                                                                                                                                   (regdst
                                iord;
                                memwrite
                                                                                data <= rd;
                                                                                                                                                     assign pcjump[31:28] = pc[31:28];
assign pcjump[27:2] = instr[25:0]
assign pcjump[1:0] = 2'h0;
                                                                                                                                                                                                                               mem
.clka
                                                                                                                                                                                                                                                  u_mem(
(clk
                                irwrite;
                               pcwrite;
                                                                                                                                                               pcjump[27:2] = instr[25:0];
pcjump[1:0] = 2'h0;
                                                                           assign writereg = regdst ? instr[15:11
] : instr[20:16];
                               branch;
                                                                                                                                                                                                                               .wea
.addra
                                                                                                                                                                                                                                                   .
(memwrite
                                                                                                                                                                                                                                                  (adr[8:2]
(b[31:0]
                               pcsrc;
alucontrol;
                                                                                                                                                     assign pcen = pcwrite | (branch & zero
                                alusrcb
                                                                                   n result = memtoreg ? data
                                                                                aluout:
                               alusrca:
                                                                         always@(*)
begin
    if(instr[15])
        signimm = 32'hffff0000 + instr
        [15:0];
        32'h00000000 + instr
                               regwrite;
                                                                                                                                                                                                                               REG_FILE .clk
                                                                                                                                                                                                                                                  u_REG_FILE(
(clk
                               regdst;
                                                                                                                                                                                                                               .r1_addr
                               rd2:
                                                                                                                                                                                                                                .r2_addr
                                                                                                                                                                                                                               .r3_addr
.r3_din
reg
reg
                                                                                                                                                                                                                                                   (writereg
                                                                                                                                                                                                                               .r3_wr
.r1_dout
                                                                                                                                                                                                                                                  (regwrite
(rd1
                               result:
                                                                                                                                                                2'b00: pc1 = aluresult;
2'b01: pc1 = aluout;
2'b10: pc1 = pcjump;
default: pc1 = 32'h0;
                               writereg;
                               signimm;
signimml2;
                                                                                                                                                                                                                                .r2_dout
                                                                           assign signimml2[31:2]= signimm[29:0];
assign signimml2[1:0] = 2'h0;
                                                                                                                                                                                                                               .alu_a
.alu_b
                               zero
                               aluresult;
                                                                                                                                                                                                                                                   (srcb
                                                                                                                                                                                                                               .alu_op
                                                                                                                                                      assign dout = aluresult;
                                                                                                                                                                                                                                .alu_out
                                                                                                                                                                                                                                                   (aluresult
                                                                                                                                                                                                                               .alu zero
                                                                                                                                                                                                                                                  (zero
                                                                                                                                                                        u control(
                                                                                                                                                                        (instr[31:26]
(instr[5:0]
(clk
                                                                                                                                                     .opcode
                                                                                                                                                      .clk
```

Reg file

```
uala[Z0]
    module REG_FILE(
                                                          data[21] <= 32'b1;
    input clk,
                                                          data[22] <= 32'b1;
    input rst,
                                                          data[23] <= 32'b1;
    input [4:0] r1_addr,
input [4:0] r2_addr,
input [4:0] r3_addr,
                                                          data[24]
                                                                     <= 32'b1;
<= 32'b1;
                                                          data[25]
                                                          data[26]
    input [31:0] r3_din,
                                                          data[27]
8 input r3_wr,
                                                          data[28] <= 32'b1;
9 output reg [31:0] r1_dout,
                                                          data[29] <= 32'b1;
10 output reg [31:0] r2_dout
                                                          data[30] <= 32'b1;
                                                          data[31] <= 32'b1;
    reg [31:0] data [31:0];
    always@(posedge clk or
posedge rst)
                                                     else if(r3_wr)
                                                          data[r3_addr]<= r3_din;</pre>
         if (rst) begin
              data[0] <= 32'b1;
              data[1] <= 32'b1;
              data[2] <= 32'b1;
                                                     if(r1 addr)
              data[3] <= 32'b1;
                                                          r1_dout = data[r1_addr];
              data[4] <= 32'b1;
              data[5] <= 32'b1;</pre>
                                                          r1_dout = 32'h0;
              data[6] <= 32'b1;
              data[7] <= 32'b1;
data[8] <= 32'b1;
data[9] <= 32'b1;</pre>
                                                always@(*)begin
  if(r2_addr)
              data[10] <= 32'b1;
data[11] <= 32'b1;
                                                         r2_dout = data[r2_addr];
              data[12] <= 32'b1;</pre>
                                                          r2_dout = 32'h0;
              data[13] <= 32'b1;
              data[14] <= 32'b1;</pre>
                                                endmodule
              data[15] <= 32'b1;
```

Alu:

```
module alu(
     input
              signed [31:0] alu_a,
     input
                       [31:0] alu_b,
                       [2:0] alu_op,
[31:0] alu_out,
    input
     output
             reg
     output reg
                                alu_zero
          case(alu_op)
              3'h00: alu_out = 32'h0;
3'h01: alu_out = alu_a + alu_b;
14
              3'h02: alu_out = alu_a - alu_b;
15
              3'h03: alu_out = alu_a & alu_b;
              3'h04: alu_out = alu_a | alu_b;
16
              3'h05: alu_out = alu_a ^ alu_b;
              3'h06: alu_out = ~(alu_a |
                   alu_b);
              default: alu_out = 32'h0;
21
22
23
24
25
          if(alu_out > 0)
26
              alu_zero = 1'h1;
28
              alu_zero = 1'h0;
29
     endmodule
```

control