## Lab2 Regfile

#### 金泽文 PB15111604

## 实验目的:


理解寄存器文件的原理

## 实验内容:

- 设计一 32\*32bit 的寄存器文件,即 32 个 32 位的寄存器文件(寄存器组)
  - 具备两组读端口及一组写端口
  - 通过读端口可从 0~31 号的任意地址读取数据
  - 通过写端口可向 0~31 号的任意地址写入数据
  - 寄存器的复位值自行制定

# 实验结果:

按要求完成。仿真结果如图:



#### 实验要求:

设计一个顶层模块 Top

在 Top 中调用 ALU 完成加法运算

在 Top 中调用 REG\_FILE 完成数据存取

在 Top 中实现一控制逻辑 Control ,完成在 CLK 控制下的斐波拉契加法运算

Control 也可以实现为一个模块,然后在Top中被调用。

# 实验分析:

ALU 模块完全同于上次实验。

Regfile 读取用一个周期完成。

Top 模块控制输入输出地址。

## 意见建议:

无

#### 附录:

ALU 部分:

```
module ALU(
                                                        55%
   input signed [31:0] alu_a,
2
   input signed [31:0] alu_b,
3
   input [4:0] alu_op,
4
   output reg [31:0] alu_out
6
8
   parameter A_NOP = 5'h00;
   parameter A_ADD = 5'h01;
10
               A SUB = 5'h02;
   parameter
11
   parameter
               A AND = 5'h03;
12
               A OR = 5'h04;
   parameter
13
   parameter A XOR = 5'h05;
14
   parameter
               A NOR = 5'h06;
15
16
   always@(*)
17
   begin
18
       case(alu op)
19
       A NOP:
                alu out = 0;
20
               alu out = alu a + alu b;
       A ADD:
21
       A SUB:
               alu_out = alu_a - alu_b;
22
       A_AND: alu_out = alu_a & alu_b;
23
       A_OR: alu_out = alu_a
                                  alu b;
24
       A XOR: alu_out = (~alu_a & alu_b) | (alu_a & ~alu_b);
25
               alu_out = ~(alu_a
       A NOR:
                                     alu b);
26
       endcase
27
   end
28
29
   endmodule
```

Top 部分:

33

endmodule

```
module top(
    input
                     clk.
    input
                     rst
    wire [31:0] r1_dout, r2_dout, r3_din;
    wire [4:0] r1_addr, r2_addr, r3_addr;
 9
    reg [4:0] r1_addr_reg, r2_addr_reg, r3_addr_reg;
10
11
    parameter alu_op = 5'h01;
12
    assign r3_wr = clk;
13
    assign r1_addr = r1_addr_reg;
14
    assign r2_addr = r2_addr_reg;
15
    assign r3_addr = r3_addr_reg;
16
17
    always @(posedge clk or posedge rst) begin
        if (rst) begin
18
19
            r1_addr_reg <= 0;
20
            r2_addr_reg <= 1;
            r3_addr_reg <= 2;
21
22
23
        else begin
24
            r1_addr_reg <= r1_addr_reg + 1;
25
            r2_addr_reg <= r2_addr_reg + 1;</pre>
26
            r3_addr_reg <= r3_addr_reg + 1;
27
28
29
    ALU ALU1(r1_dout,r2_dout,alu_op,r3_din);
30
    REG_FILE RF(clk, rst, r1_addr, r2_addr, r3_addr, r3_din, r3_wr, r1_dout,
31
        r2 dout);
32
```

# Regfile 部分:

```
regs[11] <= 32'b1;
 1 module REG FILE(
                                                      28
   input
                     clk.
                                                      29
                                                                  regs[12] <= 32'b1;
   input
                                                      30
                                                                  regs[13] <= 32'b1;
                     rst,
   input
            [4:0]
                     r1_addr,
                                                      31
                                                                  regs[14] <= 32'b1;
   input
             [4:0]
                     r2 addr.
                                                      32
                                                                  regs[15] <= 32'b1;
   input
            [4:0]
                     r3 addr.
                                                      33
                                                                  regs[16] <= 32'b1;
            [31:0]
   input
                     r3 din,
                                                      34
                                                                  regs[17] <= 32'b1;
   input
                     r3 wr
                                                      35
                                                                  regs[18]
                                                                           <= 32'b1;
   output
                                                                  regs[19] <= 32'b1;
            [31:0]
                     r1 dout,
                                                      36
10
    output
            [31:0]
                     r2_dout
                                                      37
                                                                  regs[20] <= 32'b1;
11
                                                      38
                                                                  regs[21] <= 32'b1;
12
                                                                  regs[22] <= 32'b1;
13
    reg [31:0]
                regs[31:0];
                                                      40
                                                                  regs[23] <= 32'b1;
14
                                                      41
                                                                  regs[24] <= 32'b1;
15
    always @(posedge clk or posedge rst) begin
                                                      42
                                                                  regs[25] <= 32'b1;
16
                                                      43
                                                                  regs[26] <= 32'b1;
        if (rst) begin
                                                                            <= 32'b1;
17
            regs[0] <= 32'b1;
                                                      44
                                                                  regs[27]
18
            regs[1] <= 32'b1;
                                                                  regs[28] <= 32'b1;
19
            regs[2] <= 32'b1;
                                                                  regs[29] <= 32'b1;
                                                                  regs[30] <= 32'b1;
20
            regs[3] <= 32'b1;
                                                      47
            regs[4] <= 32'b1;
21
                                                                  regs[31] <= 32'b1;
22
            regs[5] <= 32'b1;
23
                                                      50
            regs[6] <= 32'b1;
                                                              else if (r3 wr)begin
24
            regs[7] <= 32'b1;
                                                      51
                                                                  regs[r3 addr] <= r3 din;</pre>
25
            regs[8] <= 32'b1;
                                                      52
            regs[9] <= 32'b1;
26
                                                      53
27
            regs[10] <= 32'b1;
                                                      54
28
            regs[11] <= 32'b1;
                                                          assign r1 dout = regs[r1 addr];
29
            regs[12] <= 32'b1;
                                                      56
                                                          assign r2 dout = regs[r2 addr];
30
            regs[13]
                     <= 32'b1;
                                                      57
                                                          endmodule
31
            regs[14] <= 32'b1;
32
            regs[15] <= 32'b1;
            nage [16]
```