## 实验报告一: 用或非门实现其他逻辑门电路

衡勇睿 22281067

#### 0. 题目:

用或非门实现其他逻辑门电路,如与门、或门、非门、异或、同或。

### 1. 实验目的:

本实验旨在通过使用或非门来实现其他基本逻辑门电路,如与门、或门、非门、异或门和同或门,以加深对数字系统和基本逻辑门的理解。实验将在 Multisim 14.0 环境下完成。

### 2. 实验设计:

2.1 非门(NOT Gate)的实现:

非门的逻辑功能为: Y=NOTA, 即输出与输入相反。

使用或非门实现非门的方法如下:

- 将输入 A 连接到一个或非门的输入端,得到非门的输出。

公式如下:

$$\overline{A} = \overline{A + A}$$

2.2 与门 (AND Gate) 的实现:

与门的逻辑功能为: Y = A \* B, 即只有当 A 和 B 都为高电平时,输出才为高电平。

使用或非门实现与门的方法如下:

- 将输入 A 接到一个或非门的输入端,将输入 B 接到一个或非门的输入端。
- 将两个或非门的输出分别连接到一个或非门的输入端,得到与门的输出。

公式如下:

$$A \cdot B = \overline{A \cdot B} = \overline{A + B} = \overline{A + A + B + B}$$

2.3 或门 (OR Gate) 的实现:

或门的逻辑功能为: Y=A+B,即只要A或B至少一个为高电平,输出就为高电平。

使用或非门实现或门的方法如下:

- 将两个输入 A 和 B 分别连接到一个或非门的输入端。
- 将或非门的输出连接到一个非门的输入端,得到或门的输出。 公式如下:

$$A + B = \overline{A + B} = \overline{A + B} + \overline{A + B}$$

2.4 异或门(XOR Gate)的实现:

异或门的逻辑功能为: Y = A XOR B,即只有 A 或 B 其中一个为高电平时,输出为高电平。

使用或非门实现异或门的公式如下:

$$A\overline{B} + \overline{A}B = \overline{\overline{A}\overline{B} + \overline{A}B} = \overline{\overline{\overline{A} + B} + \overline{B} + \overline{A}}$$

2.5 同或门(XNOR Gate)的实现:

同或门的逻辑功能为: Y = A XNOR B, 即只有 A 和 B 同时为高电平或同时为低电平时,输出为高电平。

使用或非门实现同或门的公式如下:

$$AB + \overline{A}\overline{B} = \overline{\overline{AB + \overline{A}\overline{B}}} = \overline{\overline{\overline{A + B}} + \overline{\overline{A}} + \overline{\overline{B}}}$$

## 3. 电路图实现:

3.1 非门(NOT Gate)的实现:

$$\overline{A} = \overline{A + A}$$

$$\begin{array}{c} \text{vcc} \\ \hline \text{5.0V} \\ \hline \end{array}$$


$$\begin{array}{c} \text{S1} \\ \hline \end{array}$$

$$\begin{array}{c} \text{U1A} \\ \hline \end{array}$$

$$\begin{array}{c} \text{74LS02D} \\ \end{array}$$


3.2 与门(AND Gate)的实现:

$$A \cdot B = \overline{\overline{A \cdot B}} = \overline{A + B} = \overline{\overline{A + A} + \overline{B + B}}$$




3.3 或门(OR Gate)的实现:

$$A + B = \overline{A + B} = \overline{A + B} + \overline{A + B}$$




3.4 异或门(XOR Gate)的实现:

$$A\overline{B} + \overline{A}B = \overline{\overline{A}\overline{B} + \overline{A}B} = \overline{\overline{\overline{A} + B} + \overline{\overline{B} + \overline{A}}}$$



3.5 同或门(XNOR Gate)的实现:

$$AB + \overline{A}\overline{B} = \overline{\overline{AB + \overline{A}\overline{B}}} = \overline{\overline{A + B} + \overline{\overline{A} + \overline{B}}}$$



# 4. 结论:

通过本实验,我们成功地用或非门实现了与门、或门、非门、异或门和同或门。这证明了数字系统中的基本逻辑门之间的等效性。此外,本实验还加深了对数字逻辑门的理解,以及如何使用或非门构建其他逻辑门电路。通过多次实验和观察电路行为,我们可以进一步巩固这些概念,并将其应用于更复杂的数字系统设计中。