
**Introduction :** La fonction d'un circuit à boucle de réaction à verrouillage de phase (PHASE-LOCKED LOOP «PLL») est de comparer, en fréquence et en phase, la sortie d'un oscillateur interne (VCO), à fréquence accordée par une tension, à celle d'un oscillateur de référence, à fréquence fixe.

**PRINCIPE**: La PLL est composée

- Un oscillateur commandé en tension (VCO : voltage controlled oscillator).
- Un comparateur de phase.
- Un filtre passe-bas.



Le VCO est un oscillateur qui délivre une fréquence Fs dont la valeur dépend de la tension appliquée Uc sur son entrée de commande. Cette fréquence est comparée à la fréquence de référence Fe en passant par l'intermédiaire des phases instantanées des signaux  $\varphi_e$  et  $\varphi_s$ 

Le comparateur de phase donne en temps réel l'écart (ou l'erreur) de phase entre la source de référence et le VCO. Cette information est filtrée puis appliquée à l'entrée Uc de commande du VCO. Ainsi, la fréquence  $F_s$  est en permanence corrigée pour rester égale à celle de la source. Ce circuit compare la phase de deux signaux, et fournit une tension d'erreur  $u_{\Delta\Phi}(t)$  dont la valeur moyenne est proportionnelle au déphasage  $\Delta\Phi$  (ou « erreur de phase ») entre  $v_e$  et  $v_s$ :

$$\underline{v}_e(t) = \underline{v}_e \sin(\omega_e t + \varphi_e)$$
  $v_s(t) = v_s \sin(\omega_s t + \varphi_s)$   
 $\Delta \Phi = (\omega_e t + \varphi_e) - (\omega_s t + \varphi_s) = (\omega_e - \omega_s) t + (\varphi_e - \varphi_s)$ 

On dit que la PLL est verrouillée lorsque on a :  $\omega_e = \omega_s$  et  $\phi_e - \phi_s = cste$ .

Parmi les applications de la boucle de réaction à verrouillage de phase, on retrouve la démodulation des signaux AM et FM, la multiplication de fréquence, le décodage de tonalité la synchronisation d'impulsions, la régénération de signaux...


Il existe différents types de circuit à boucle de réaction à verrouillage de phase (PLL). Cependant, tous fonctionnent selon les mêmes principes de base.

## **Etude de la PLL CD4046 (PLL numérique)**

### Constitution:


C'est une boucle a verrouillage de phase numérique constituée des éléments suivants :

- 3 comparateurs CP1 à porte ou exclusif et CP2 ,CP3 plus complexes.
- 1 VCO numérique
- 1 suiveur de tension pour l'adaptation du signal issu du filtre.
- 1 circuit de stabilisation de la polarisation non représenté ici.



## Principe de fonctionnement :

Le VCO génère un signal carré qui dépend de R<sub>1</sub>, R<sub>2</sub>, C et de la tension de commande VCOin. Cette dernière est issue du filtre passe-bas qui récupère la valeur moyenne du signal de comparaison de Vref et V<sub>VCO</sub>.




5

La valeur moyenne de la comparaison de phase dépend du déphasage entre les 2 signaux d'entrée du comparateur.


Plus le déphasage s'approche de  $\pi$ , plus la valeur moyenne s'approche de  $V_{DD}$ 

La pente de variation est >0, alors qu'elle devient négative si le déphasage est dans l'intervalle  $[\pi - 2\pi]$ . La boucle devient instable dans ce cas.



## L'oscillateur commandé par tension «VCO»


C'est un astable qui fournit un signal carré de fréquence fonction linéaire de la tension de commande  $V_{COIN}$ : fs=k.  $V(t)+f_0$ 




 $\omega s = k_V V(t) + \omega_0$ 

kv sensibilité du VCO [rad/SV]

Les fréquences limites de la PLL 4046 (CMOS) sont données par les relations suivantes :





### Plage de verrouillage - plage de capture :


Appliquons un signal d'entrée de fréquence  $f_e << f_{min}$  du VCO. Le VCO oscille à la fréquence centrale  $f_o$ . Si on augmente la fréquence fe , à un certain moment fe =  $f_{VCO} = f_{CL}$  valeur appelée fréquence de capture minimale.

Si fe continue à augmenter, le verrouillage reste (fe =  $f_{VCO}$ ) jusqu'a la fréquence fe =  $f_{VH}$ , à partir de  $f_{VH}$  (fréquence de verrouillage maximale) le verrouillage s'interrompe et le VCO oscille à  $f_{O}$ . Si fe croit encore, rien ne change.

Si maintenant on fait décroître la fréquence  $f_e >> f_{max}$  du VCO. Le VCO oscille toujours à la fréquence centrale fo.

Si on diminue la fréquence fe, à un certain moment fe =  $f_{VCO}$ = $f_{CH}$  valeur appelée fréquence de capture maximale.

Si fe continue à diminuer, le verrouillage reste (fe =  $f_{VCO}$ ) jusqu'à la fréquence fe =  $f_{VL}$ , à partir de  $f_{VL}$  (fréquence de verrouillage minimale ) le verrouillage s'interrompe et le VCO oscille à  $f_O$ . Si fe diminue encore, rien ne change.




Plages comparées de maintien et de capture

#### **APPLICATIONS des PLL:**

### - FILTRAGE:

Si le signal d'entrée contient un bruit, en appliquant ce signal à une PLL on pourra donc régénérer la fréquence sans bruit. (Attention l'amplitude n'est pas toujours respectée)



### - SYNCHRONISATION:

La PLL synchronise le signal du VCO à celui d'entrée Lorsqu' on transmet des données numériques (cas des télécoms) souvent l'horloge n'est pas envoyé et donc la PLL la régénère à partir des données numériques pour permettre au récepteur de manipuler les données reçues



Modulation et démodulation