

## Dynamische Binärübersetzung: RISC−V → x86–64

Zwischenpräsentation

Noah Dormann<sup>1</sup>, Simon Kammermeier<sup>1</sup>, Johannes Pfannschmidt<sup>1</sup>, Florian Schmidt<sup>1</sup>

<sup>1</sup> Fakultät für Informatik, Technische Universität München (TUM)

21. Juli 2020





# Gliederung

#### 1. Einführung

- 1.1 Grobüberblick über die RISC-V ISA
- 1.2 Angebot

#### 2. Lösungsansatz

- 2.1 Dynamische Binärübersetzung
- 2.2 Basic Blocks
- 2.3 Codegenerierung

#### 3. Systemarchitektur

- 3.1 Subsystem decomposition
- 3.2 ELF-Loader
- 3.3 Parser
- 3.4 Block loader
- 3.5 Code generator
- 3.6 Code cache

#### 4. Anhang



## Folie

Hier könnte Ihre Werbung stehen<sup>1</sup>

<sup>&</sup>lt;sup>1</sup>A. Waterman u. a. (2017). The RISC-V Instruction Set Manual. Volume I: User-Level ISA. Version 2.2.



### Literaturverzeichnis

Waterman, A. u. a. (2017). The RISC-V Instruction Set Manual. Volume I: User-Level ISA. Version 2.2.