

# Dynamische Binärübersetzung:


RISC-V  $\rightarrow$  x86-64

### Endpräsentation

Noah Dormann<sup>1</sup>, Simon Kammermeier<sup>1</sup>, Johannes Pfannschmidt<sup>1</sup>, Florian Schmidt<sup>1</sup>

<sup>1</sup>Fakultät für Informatik, Technische Universität München (TUM)

27. Oktober 2020



# Gliederung



- Einführung
  - Problembeschreibung
  - RISC-V vs. x86-64
  - Dynamische Binärübersetzung
- 2 Ansatz
  - Programmablauf
  - Partitionierung des Codes
  - Codegenerierung und Cache
  - Registernutzung
  - Optimierungen
- Ergebnisse und Performanz
  - SPEC CPU 2017
  - Optimierungen
- 4 Demo

# **Problembeschreibung**



RISC-V: Offene ISA, die dem Reduced Instruction Set Computer (RISC) Schema folgt.

#### Problem:

- Verfügbarkeit von RISC–V Prozessoren ist begrenzt.
- Entwickler, die Code für RISC-V als Zielplatform kompilieren, können diesen nicht ausführen.

Lösung: Emulieren des RISC-V Befehlsatzes auf einem x86-64 Prozessor

#### Warum x86-64?

x86–64 ist der derzeitige Standard für Prozessoren in Laptops und Desktop-PCs.

### RISC-V vs. x86-64



### Gegenüberstellung

#### RISC-V Übersicht:

- RISC Schema
- Load-Store-Architektur
- 31 General Purpose Register
- 32 Floating Point Register
- 3-Operanden Adressform
- Spezielles Zero-Register

#### x86-64 Übersicht:

- CISC Schema
- Register-Memory-Architektur
- 16 General Purpose Register
- 16 Floating Point (XMM) Register
- 2-Operanden Adressform

# Dynamische Binärübersetzung Interpretation



#### Vorgehen

- Laden des nächsten Befehls
- Übersetztung
- Ausführen der Seiteneffekte des Befehls (e.g. Änderung eines Registers)

#### Vorteile

- Einfach zu implementieren
- Keine Erzeugung von JIT Assembler nötig

#### **Nachteile**

- Mehrfache Übersetzung der selben Instruktion
- Wenig Optimierungspotential

# Dynamische Binärübersetzung



### Statische Binärübersetzung

### Vorgehen

- Eimaliges Übersetzen der gesamten Auszuführenden Datei
- Ausführen der Übersetzung

#### Vorteile

- Einmaliger Übersetzungsaufwand
- Theoretisch fast native Geschwindigkeit erreichbar

#### **Nachteile**

- Schwierig zu implementieren (Halteproblem)
- Problematisch bei Änderungen der Assembly zur Runtime

# Dynamische Binärübersetzung



#### Dynamische Binärübersetzung

#### Vorgehen

- Einlesen eines Blocks von Befehlen
- (Optional) Optimierungen
- Übersetzen des einzelnen Blocks
- Ausführen des Übersetzten Blocks

#### Vorteile

- Nur tatsächlich notwendige Teile des Programms werden übersetzt
- Instruktionen werden nur einmal Übersetzt
- Blöcke von Instruktionen eigenen sich zur Optimierung

#### **Nachteile**

Problematisch bei Änderungen der Assembly zur Runtime Draft after commit fcd94ea4c9b5e9c7eb0501dfbcb2d2a0a66939d2 on branch paper.

### Partitionierung des Codes Grundlagen



Ziel: Finden von sinnvollen Übersetzungseinheiten

### Überlegung:

- einzelne Instruktionen übersetzen zu aufwändig
- keine Übersetzung des ganzen Programmes
- ⇒ Übersetzung von Basic Blocks

#### **Definition: Basic Block**

- einziger Ein- und Ausgangspunkt
- enthaltene Instruktionen der Reihe nach ausgeführt

# **Partitionierung des Codes**



#### Finden von Blockgrenzen

#### **Blockende** durch folgende Instruktionen erreicht:

- Unbedingte Sprünge & Funktionsaufrufe (j, call, ret)
- Bedingte Sprünge (beq, bne, blt, bge, bltu, bgeu)
- System Calls (ecall)

#### Optimierungspotenzial:

- Sprüngen folgen
- rekursive Übersetzung von Sprungzielen
- Schwierigkeiten bei bedingten Sprüngen





Sprungverfolgung zu label, Blockende durch ecall.

```
add x6, x6, x7
slli x6, x6, 3
xori x7, x7, -1
j label
```

```
label:
addi a0, x0, 0
addi a7, x0, __NR_exit
ecall
```

### Codegenerierung Grundlagen



Ziel: Generieren von äquivalentem Code

**Prinzipieller Ansatz:** Instruktions-Mapping x86–64 ⇒ RISC–V

- Übersetzungen jeder Instruktion der Quellarchitektur
- Probleme durch architektonische Unterschiede
  - ☐ load-store- vs. register-memory-Architektur
  - Zwei- bzw. Dreiadressform
- Mustererkennung im Eingangscode

# Codegenerierung



Beispiel: Architektonische Unterschiede

**Problem:** ein Operand ist implizites Zielregister (x86)

sub rd, rs1, rs2

 $\Longrightarrow$ 

mov rd, rs1 sub rd, rs2

# Codegenerierung



Beispiel: Optimierte Übersetzung

Optimierungsmöglichkeit: äquivalente native Instruktion existiert

xori rd, rd, -1

 $\Longrightarrow$ 

not rd

# Codegenerierung



**Beispiel: Macro Operation Fusion** 

Optimierungsmöglichkeit: mehrere Instruktionen bündeln

lui rd, imm1
addi rd, rd, imm2

 $\Longrightarrow$ 

mov rd, (imm1 + imm2)

### **Code Cache**



### Konzept

Hintergrund: Angetroffene Basic Blocks sollen nur ein Mal übersetzt werden.

#### **Code Cache**

- Speicherregion, in die generierter Code geschrieben wird
- Index f\u00fcr die Speicherregion f\u00fcr schnellen Lookup (→ Hash-Tabelle, TLB)


#### **Nutzung:**

- Block wird nach erstem Übersetzen in den Cache geschrieben
- Lookup vollzieht Adressübersetzung RISC-V → x86
- kein Löschen von übersetzten Blöcken (→ Optimierungen)

### **Code Cache**



### **Programmfluss (vereinfacht)**



#### Demo



But can it run Crysis?

./translator