

Dynamische Binärübersetzung:


RISC-V \rightarrow x86-64

Endpräsentation

Noah Dormann¹, Simon Kammermeier¹, Johannes Pfannschmidt¹, Florian Schmidt¹

¹ Fakultät für Informatik, Technische Universität München (TUM)

29. Oktober 2020



Gliederung



- Einführung
 - Problembeschreibung
 - RISC-V vs. x86-64
 - Dynamische Binärübersetzung
- 2 Ansatz
 - Programmablauf
 - Partitionierung des Codes
 - Codegenerierung und Cache
 - Registernutzung
 - Optimierungen
- Ergebnisse und Performanz
 - SPEC CPU 2017
 - Optimierungen
- 4 Demo

Problembeschreibung



RISC-V: Offene ISA, die dem Reduced Instruction Set Computer (RISC) Schema folgt.

Problem:

- RISC-V Prozessoren sind noch nicht weit verbreitet.
- Entwickler, die Code für RISC-V als Zielplatform kompilieren wollen, können diesen nicht nativ ausführen.

Lösung: Emulieren des RISC-V Befehlsatzes auf einem x86-64 Prozessor

Warum x86-64?

x86-64 ist der derzeitige Standard für Prozessoren in Laptops und Desktop-PCs.

RISC-V vs. x86-64



Gegenüberstellung

RISC-V Übersicht:

- RISC Schema
- Load-Store-Architektur
- 31 General Purpose Register
- 32 Floating Point Register
- 3-Operanden Adressform
- Spezielles Zero-Register

x86-64 Übersicht:

- CISC Schema
- Register-Memory-Architektur
- 16 General Purpose Register
- 16 Floating Point (XMM) Register
- 2-Operanden Adressform

Instruction Set Emulation



Interpretation

Das Assembly wird konsekutiv abgearbeitet und jeder Befehl wird einzeln übersetzt.

Vorteile

- Einfach zu implementieren, portable
- Keine Erzeugung von JIT Assembler nötig

Nachteile

- Geringe Performance
- Wenig Optimierungspotential (e.g. threaded interpretation)

Instruction Set Emulation



Dynamische Binärübersetzung

Das Assembly wird schrittweise in die Ziel Architektur übersetzt und dann ausgeführt.

Vorteile

- Einmaliger Übersetzungsaufwand
- Höhere Performanze, Optimierung des nativen Codes

Nachteile

- Unterstützt keinen selbstverändernden Code
- Eingeschränkt auf ein Quell- und Zielplatformpaar

Instruction Set Emulation



Statische Binärübersetzung

Übersetzen der gesamten Quellassembly in die Zielarchitektur. Ausführen des übersetzten Codes.

Vorteile

- Einmalige Übersetzung des gesamten Codes, keine Übersetzung zur Laufzeit
- Hohe Performanz

Nachteile

- Code Discorvery Problem
- Code Location Problem

Programmablauf Übersicht



Zwei Phasen:

Programmablauf Übersicht




Zwei Phasen:

- Initialisierung
- Transcode Loop


Programmablauf Initialisierung






Programmablauf Initialisierung





Programmablauf Initialisierung












ТИП



















ТИП




ТИП




ТИП




ПШ











Partitionierung des Codes Grundlagen



Ziel: Finden von sinnvollen Übersetzungseinheiten

Partitionierung des Codes Grundlagen



Ziel: Finden von sinnvollen Übersetzungseinheiten

Überlegung:

- einzelne Instruktionen übersetzen zu aufwändig
- keine Übersetzung des ganzen Programmes
- ⇒ Übersetzung von Basic Blocks

Partitionierung des Codes Grundlagen



Ziel: Finden von sinnvollen Übersetzungseinheiten

Überlegung:

- einzelne Instruktionen übersetzen zu aufwändig
- keine Übersetzung des ganzen Programmes
- ⇒ Übersetzung von Basic Blocks

Definition: Basic Block

- einziger Ein- und Ausgangspunkt
- enthaltene Instruktionen der Reihe nach ausgeführt

Partitionierung des Codes



Finden von Blockgrenzen

Blockende erreicht durch...

- Unbedingte Sprünge & Funktionsaufrufe (j, call, ret)
- Bedingte Sprünge (beq, bne, blt, bge, bltu, bgeu)
- System Calls (ecal1)

Einheiten zusammen übersetzt, als Blöcke abgelegt.

Codegenerierung Grundlagen



Ziel: Generieren von äquivalentem Code

Codegenerierung Grundlagen



Ziel: Generieren von äguivalentem Code

Prinzipieller Ansatz: Instruktions-Mapping RISC−V ⇒ x86–64

Übersetzungsansatz

- Übersetzungen jeder Instruktion der Quellarchitektur
- Probleme durch architektonische Unterschiede
 - ☐ load-store- vs. register-memory-Architektur
 - ☐ Zwei- bzw. Dreiadressform

Codegenerierung



Beispiel: Architektonische Unterschiede

Problem: ein Operand ist implizites Zielregister (x86)

sub rd, rs1, rs2

 \Longrightarrow

mov rd, rs1 sub rd, rs2

Codegenerierung



Beispiel: Macro Operation Fusion

Optimierungsmöglichkeit: mehrere Instruktionen bündeln

lui rd, imm1
addi rd, rd, imm2

 \Longrightarrow

mov rd, (imm1 + imm2)

Code Cache Konzept



Hintergrund: Angetroffene Basic Blocks sollen nur ein Mal übersetzt werden.

Code Cache



Konzept

Hintergrund: Angetroffene Basic Blocks sollen nur ein Mal übersetzt werden.

Code Cache

- Speicherregion, in die generierter Code geschrieben wird
- Index für die Speicherregion für schnellen Lookup (→ Hash-Tabelle, TLB)

Code Cache



Konzept

Hintergrund: Angetroffene Basic Blocks sollen nur ein Mal übersetzt werden.

Code Cache

- Speicherregion, in die generierter Code geschrieben wird
- Index für die Speicherregion für schnellen Lookup (\rightarrow Hash-Tabelle, TLB)

Nutzung:

- Block wird nach erstem Übersetzen in den Cache geschrieben
- Lookup vollzieht Adressübersetzung RISC-V → x86
- kein Löschen von übersetzten Blöcken (→ Optimierungen)

Registernutzung Grundlagen



Ziel: möglichst effizientes Emulieren der RISC-V-Register

Registernutzung



Grundlagen

Ziel: möglichst effizientes Emulieren der RISC-V-Register

Definition: Registerdatei im Speicher

- Speicherbereich, der die Registerwerte des Gastprogramms hält (264 Byte)
- Permanenter Speicherbereich, der über Kontextwechsel erhalten bleibt



Grundlagen

Ziel: möglichst effizientes Emulieren der RISC-V-Register

Definition: Registerdatei im Speicher

- Speicherbereich, der die Registerwerte des Gastprogramms hält (264 Byte)
- Permanenter Speicherbereich, der über Kontextwechsel erhalten bleibt

Problem: viele Speicherzugriffe ⇒ ineffizient



Ansatz

Idee: Werte in Registern halten



Ansatz

Idee: Werte in Registern halten

Register bei RISC-V und x86-64

- RISC-V
 - 32 general-purpose Register
 - \square x0, x1–x31
 - festes Nullregister

- x86-64
 - 16 general-purpose Register
 - □ rax-rdx, rsp, rbp, rsi, rdi, und r8-r15



Ansatz

Idee: Werte in Registern halten

Register bei RISC-V und x86-64

- RISC-V
 - 32 general-purpose Register
 - \square x0, x1–x31
 - festes Nullregister

- x86-64
 - ☐ 16 general-purpose Register
 - □ rax-rdx, rsp, rbp, rsi, rdi, und r8-r15

- zu wenige Register ⇒ statische Abbildung nur teilweise möglich
- rax, rcx, rdx speziell benötigt; rsp unpraktisch




Ansatz

Überlegung: Welche 12 Register werden häufig verwendet?



Ansatz

Überlegung: Welche 12 Register werden häufig verwendet?





Vorgehen

Idee: Speicherzugriffe minimieren



Vorgehen

Idee: Speicherzugriffe minimieren

Register-Handling-Strategie

- statische Abbildung der 12 zugriffshäufigsten Register (außer x0)
 - □ a0−a5, a7, s1−s2, ra, fp, sp
 - □ bleiben über Blockgrenzen hinweg erhalten (→ Kontextwechsel)



Vorgehen

Idee: Speicherzugriffe minimieren

Register-Handling-Strategie

- statische Abbildung der 12 zugriffshäufigsten Register (außer x0)
 - □ a0−a5, a7, s1−s2, ra, fp, sp
 - □ bleiben über Blockgrenzen hinweg erhalten (→ Kontextwechsel)
- dynamische Allokation in die restlichen 3 x86-Register
 - □ dynamisch in rax, rcx, rdx (least recently used, lazy write-back)
 - an Blockgrenzen zurückgeschrieben



Peformance-Einbußen bei Dynamischer Binärübersetzung

- Blockweise Übersetzung und Ausführung -> ständiger Wechsel zwischen guest und host
 - viele Kontextwechsel
 - viele Cache-Lookups



Peformance-Einbußen bei Dynamischer Binärübersetzung

- Blockweise Übersetzung und Ausführung -> ständiger Wechsel zwischen guest und host
 - □ viele Kontextwechsel
- viele Cache-Lookups
- ISA-Unterschiede
 - Mapping einzelner instruktionen ineffizient



Peformance-Einbußen bei Dynamischer Binärübersetzung

- Blockweise Übersetzung und Ausführung -> ständiger Wechsel zwischen guest und host
 □ viele Kontextwechsel
 □ viele Cache-Lookups
- ISA-Unterschiede
 - Mapping einzelner instruktionen ineffizient

Optimierungsstrategie

- Wechsel zwischen Guest und Host vermeiden
 - → mehrere Blöcke direkt hintereinander ausführen



Peformance-Einbußen bei Dynamischer Binärübersetzung

- Blockweise Übersetzung und Ausführung -> ständiger Wechsel zwischen guest und host
 - □ viele Cache-Lookups
- ISA-Unterschiede
 - Mapping einzelner instruktionen ineffizient

Optimierungsstrategie

- Wechsel zwischen Guest und Host vermeiden
 - → mehrere Blöcke direkt hintereinander ausführen
- Besseres Instruction-Mapping
 - → mehrere Instruktionen betrachten



Wechsel zwischen Guest und Host vermeiden


Idee: Blöcke verketten (block chaining)



Wechsel zwischen Guest und Host vermeiden

Idee: Blöcke verketten (block chaining)

vorher:







Wechsel zwischen Guest und Host vermeiden

Idee: Blöcke verketten (block chaining)

vorher:



nachher:




Draft after commit 1e1452a61de8cee9d850b33301ec649b7498c1d3 on branch paper.




Wechsel zwischen Guest und Host vermeiden

Idee: Blöcke verketten (block chaining)

vorher:



nachher:



nur für statische Sprungziele

Draft after commit 1e1452a61de8cee9d850b33301ec649b7498c1d3 on branch paper.

ТШТ

Block Chaining

Verkettung beim Übesetzen

ТШТ

- Verkettung beim Übesetzen
 - ☐ Ziel-Block muss bereits Übersetzt sein

ТИП

- Verkettung beim Übesetzen
 - ☐ Ziel-Block muss bereits Übersetzt sein
 - ightarrow Rekursiv übersetzen

Т

- Verkettung beim Übesetzen
 - ☐ Ziel-Block muss bereits Übersetzt sein
 - → Rekursiv übersetzen
 - mögliche Rekursionsschleife

ПІП

- Verkettung beim Übesetzen
 - ☐ Ziel-Block muss bereits Übersetzt sein
 - → Rekursiv übersetzen
 - mögliche Rekursionsschleife
 - nicht für conditional Jumps / Branches

ПІП

- Verkettung beim Übesetzen
 - ☐ Ziel-Block muss bereits Übersetzt sein
 - → Rekursiv übersetzen
 - mögliche Rekursionsschleife
 - ☐ nicht für conditional Jumps / Branches
- Nachträgliche Verkettung

ПШ

- Verkettung beim Übesetzen
 - □ Ziel-Block muss bereits Übersetzt sein
 - → Rekursiv übersetzen
 - mögliche Rekursionsschleife
 - □ nicht für conditional Jumps / Branches
- Nachträgliche Verkettung
 - Verkettung im Transcode Loop nach erster Ausführung

Optimierungen Dynamische Sprünge



können nicht verkettet werden

ПЛ

Dynamische Sprünge

- können nicht verkettet werden
- Fast alle dynamischen Sprünge sind function returns
 - \rightarrow calls mitverfolgen und Sprungziel vorhersagen



Return Address Stack

Tupel aus Gast- und Host-code Addressen

guest address	host address		
0x123	0x78238746		
0x612	0x78201241		
0x719	0x78036432		
0x482	0x78840275		

ТΙΠ

Return Address Stack

- Tupel aus Gast- und Host-code Addressen
- Calls legen Tupel ab
- Dynamische Jumps prüfen
 Gast-Adresse und springen bei
 Übereinstimmung direkt zum nächsten
 Block.

guest address	host address	
0x123	0x78238746	
0x612	0x78201241	
0x719	0x78036432	
0x482	0x78840275	

ШП

Return Address Stack

- Tupel aus Gast- und Host-code Addressen
- Calls legen Tupel ab
- Dynamische Jumps prüfen
 Gast-Adresse und springen bei Übereinstimmung direkt zum nächsten Block.
 - → Transcode Loop wird umgangen

guest address	host address	
0x123	0x78238746	
0x612	0x78201241	
0x719	0x78036432	
0x482	0x78840275	

ШП

Return Address Stack

- Tupel aus Gast- und Host-code Addressen
- Calls legen Tupel ab
- Dynamische Jumps prüfen
 Gast-Adresse und springen bei Übereinstimmung direkt zum nächsten Block.
 - → Transcode Loop wird umgangen
- Implementiert als Ringpuffer gegen
 Under- und Overflows

guest address	host address		
0x123	0x78238746		
0x612	0x78201241		
0x719	0x78036432		
0x482	0x78840275		



Macro Opcode Fusion

$$\Longrightarrow$$

mov r32, r32



Macro Opcode Fusion

SLLI r1, r1, 32
$$\Longrightarrow$$
 mov r32, r32 SLRI r1, r1, 32

Ziel: Bestimmte Instruktionsfolgen mit weniger Instruktionen übersetzen



Macro Opcode Fusion

SLLI r1, r1, 32
$$\Longrightarrow$$
 mov r32, r32 SLRI r1, r1, 32

Ziel: Bestimmte Instruktionsfolgen mit weniger Instruktionen übersetzen

Pattern-Matching beim Parsen des Blocks



Macro Opcode Fusion

SLLI r1, r1, 32
$$\Longrightarrow$$
 mov r32, r32 SLRI r1, r1, 32

Ziel: Bestimmte Instruktionsfolgen mit weniger Instruktionen übersetzen

- Pattern-Matching beim Parsen des Blocks
- Effizienten code emmitieren statt Instruktionen einzeln übersetzen

Testing



Ziel: Überprüfung der Korrektheit

Ansätze:

- Extensive Unittests (durch Parametrisierung über 30.000 Test cases)
- Ausführen einfacher bzw. komplizierterer Programme und Überprüfen des Outputs

Benchmarks



- SPEC CPU 2017
- Industriell genutzte Benchmark Suite mit einer großen Vielfalt an verschieden Workloads
- Realitätsnahe Gestaltung

Benchmarks





SPEC CPU 2017

- Industriell genutzte Benchmark Suite mit einer großen Vielfalt an verschieden Workloads
- Realitätsnahe Gestaltung

SPECspeed Benchmark	Workload
600.perlbench	Perl interpreter
602.gcc	GNU C compiler
605.mcf	Route planning
620.omnetpp	Discrete Event simulation – computer network
623.xalancbmk	XML to HTML conversion via XSLT
625.x264	Video compression
631.deepsjeng	Artificial Intelligence: alpha-beta tree search (Chess)
641.leela	Artificial Intelligence: Monte Carlo tree search (Go)
648.exchange2	Artificial Intelligence: recursive solution generator (Sudoku)
657.xz	General data compression

SPEC CPU 2017 intspeed Results









Benchmark	no-fusion	no-ras	no-jump, no-ras	none
600.perlbench	1.04	1.26	1.30	7.32
602.gcc	1.01	1.34	1.55	7.89
605.mcf	1.02	1.23	1.22	3.67
620.omnetpp	1.02	1.46	1.63	5.22
623.xalancbmk	1.02	1.45	1.59	7.66
625.x264	1.00	1.06	1.06	2.46
631.deepsjeng	1.01	1.56	1.56	7.40
641.leela	1.00	1.49	1.51	5.54
648.exchange2	1.00	1.00	1.00	8.71
657.xz	1.02	1.03	1.04	4.09
Avg	1.01	1.29	1.35	6.00

Vergleich



Vorteile im Vergleich zu QEMU:

- Vermeidung einer Zwischendarstellung
- Zusätzliche Optimierungen
- Statisches Registermapping

Vergleich



Vorteile im Vergleich zu QEMU:

- Vermeidung einer Zwischendarstellung
- Zusätzliche Optimierungen
- Statisches Registermapping

Nachteile gegenüber native:

- Architektonische Unterschiede
- Overhead durch Parsen, Instruktionsgenerierung, etc.

Demo

ТИП

But can it run Crysis?

./translator