Computer-Aided Design for VLSI Design

Homework1 (Student ID: 41147046S | Name: 楊子萱)

1. Provide a simple explanation of your code.

rng cell.vhd

```
1
     library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 2
 3
 4
    mentity rng cell is
 5
    Port (
 6
              in a, in b, in c, in d : in STD LOGIC;
 7
              out val : out STD LOGIC
 8
9
     end rng cell;
10
    architecture Behavioral of rng cell is
11
12
    begin
          out val <= in a xor in b xor in c xor in d;
13
     end Behavioral;
14
15
```

建立一個單一隨機單元(cell)。

接收來自 4 個相鄰位置的輸入位元 (in_a~in_d)

使用 XOR 組合邏輯 計算輸出 out_val

rng array.vhd

```
library IEEE;
      use IEEE STD LOGIC 1164 ALL;
     use IEEE.NUMERIC STD.ALL;
 3
 4
 5
    mentity rng array is
        Port (
 6
7
              clk : in STD LOGIC;
              rst : in STD LOGIC;
8
              seed : in STD LOGIC VECTOR(63 downto 0);
9
              enable : in STD LOGIC;
10
              rng out : out STD LOGIC VECTOR (63 downto 0)
11
12
          );
      end rng array;
13
```

匯入標準 VHDL 資料類型庫

定義元件 rng array,這是整個隨機數產生器

seed 是初始輸入 (64-bit)

clk, rst, enable 控制更新時機

rng out 是輸出的 64-bit 隨機數

```
15
    architecture Behavioral of rng array is
16
17
    component rng cell
18
              Port (
19
                  in a, in b, in c, in d : in STD LOGIC;
20
                  out val : out STD LOGIC
21
              );
22
          end component;
23
24
          signal cell out : STD LOGIC VECTOR(63 downto 0);
25
          signal next state : STD LOGIC VECTOR(63 downto 0);
```

宣告使用 rng_cell 組件

cell_out:目前的狀態值(64-bit)

next_state:下一輪會變成的狀態值

```
29
          gen cells: for i in 0 to 63 generate
30
              constant idx a : integer := (i - 2 + 64) mod 64; -- -2
                                                                 -- 1
31
              constant idx b : integer := (i + 1) mod 64;
32
              constant idx c : integer := i;
33
              constant idx d : integer := (i + 2) mod 64;
                                                                 -- 2
34
          begin
35
              cell inst : rng cell
36
                  port map (
37
                      in a => cell out(idx a),
38
                      in b => cell out(idx b),
39
                      in c => cell out(idx c),
40
                      in d => cell out(idx d),
41
                      out val => next state(i)
42
                  );
43
          end generate;
```

用 generate-for 產生 64 個 cell

對每個 cell 指定 4 個輸入的連線來源

使用 mod 64 確保在 0~63 間循環 (環狀結構)

```
45
          process(clk, rst)
46
          begin
47
              if rst = 'l' then
    48
                  cell out <= seed;
49
              elsif rising edge(clk) then
50
                  if enable = 'l' then
51
                       cell out <= next state;
52
                  end if:
53
              end if;
54
         end process;
55
56
         rng out <= cell out;
57
58
    end Behavioral;
```

若 rst 為 'l',就把整個狀態重設成 seed

每當 clock 上升沿時,若 enable='l',就把 next_state 複製到 cell_out cell out 是目前狀態,用於下一輪 cell 的輸入

rng_tb.vhd

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_TEXTIO.ALL;
4  use STD.TEXTIO.ALL;
5  use IEEE.NUMERIC_STD.ALL;
6
7  mentity rng_tb is
8  end rng_tb;
```

匯入 VHDL 標準邏輯與文字輸出函式庫 (TEXTIO 和

STD LOGIC TEXTIO 用來寫 .txt)

rng_tb 是測試模組 (testbench),沒有對外的 Port

```
10
    architecture behavior of rng tb is
11
12
    component rng array
13
              Port (
14
                  clk : in STD LOGIC;
15
                  rst : in STD LOGIC;
16
                  seed : in STD LOGIC VECTOR(63 downto 0);
17
                  enable : in STD LOGIC;
18
                  rng out : out STD LOGIC VECTOR (63 downto 0)
19
              );
20
          end component;
```

宣告被測試的模組 rng array

```
signal clk : STD_LOGIC := '0';
signal rst : STD_LOGIC := '1';
signal seed : STD_LOGIC_VECTOR(63 downto 0) := x"DEADBEEFCAFEBABE";
signal enable : STD_LOGIC := '0';
signal rng_out : STD_LOGIC_VECTOR(63 downto 0);

constant CLK PERIOD : time := 10 ns;
```

宣告內部用的訊號

seed 是初始輸入資料

clk、rst、enable 控制模擬流程

rng_out 接收主模組輸出

CLK PERIOD 用來定義 clock 的週期(這裡是 10ns)

```
32  uut: rng_array port map (
    clk => clk,
    rst => rst,
    seed => seed,
    enable => enable,
    rng_out => rng_out
    );
```

把 rng_array 實體化為 uut

把 testbench 裡的訊號接到元件 port 上

模擬一個 10ns 週期的 clock (5ns low + 5ns high)

```
48 stim_proc: process
49 file out_file : text open write_mode is "output_data2.txt";
50 variable linebuf : line;
```

開啟一個文字檔(寫入模式),準備寫入每一個 clock cycle 的輸出結果

使用 linebuf 這個 buffer 暫存每一行的字串內容

```
52 wait for 20 ns;
53 rst <= '0';
54 enable <= '1';
```

等待 20ns (讓系統 reset 生效)

接著關閉 reset,啟動 enable,使主模組可以開始演算

```
56
               for i in 0 to 19 loop
57
                   wait until rising edge(clk);
58
                   write(linebuf, string'("Cycle "));
                   write (linebuf, i);
59
60
                   write(linebuf, string'(": "));
61
                   write (linebuf, rng out);
                   writeline (out file, linebuf);
62
              end loop;
63
```

模擬 20 個 clock cycle, 每次 rising_edge 時:

把目前的 rng_out 輸出寫入到 linebuf

接著把這行寫到 output_data2.txt

- 2. Waveform diagram here (Simulation Results)
 - (a) 的結果

```
Cycle 8:
```

(b)的結果

```
Cycle 4: 00100000010011100100111011101010010011100100010001000100010001
```

Reflections and discussions

這次作業讓我實際練習了如何使用 VHDL 設計並模擬 1D cellular automata 結構的隨機數產生器 (RNG)。我學會了如何用 generate 搭配 mod 運算 來實現環狀連接,並利用 XOR 組合邏輯設計基本的 rng_cell。透過 ModelSim 測試,我也理解了 testbench 的撰寫方式、clock 與 reset 的控制邏輯,以及如何使用 TextIO 將模擬結果輸出為 .txt 檔。整體過程加深了我對硬體行為模擬與時序控制的理解,也訓練了系統化 debug 的能力。