课程考试样卷

浙江工业大学___/___学年第___学期期终试卷


课程_可编程逻辑器件及应用___班级____

姓名	Z		学号		
	题序	_		总评	
	计分				
一、选择题(每 1. 在以下表达式 [。]					
	4'b1101 = 1'b1 !4'b0000 = 1'b		B. ~4'b11 D. &4'b11	00 = 1'b1 101 = 1'b1	
2. 变量 X 和 Y 有 A. 4'B0000		=4'B1100; Y= B0110	-X<<2; Y 的结: C. 4'B001		D. 4'B1001
O L	ing_value="He] string_value; ring_value [18:	_	B. reg stri	量声明正确的 ng_value [8* 3:1] string_va	18:1];
B. 一个任务	在调用时才执 可以调用个数 有一个返回值	行 不限的函数和	印别的任务]名,数据类	型默认为 wire 类型
B. \$display("a C. reg[23:0] r	 10ns/1ns 表示 a=%b",a); 若	a 的值为 3, dom %100 表	0ns,时间单位 则输出的结果 5示产生一个(是 a=3	的随机数
6. 己知 A=4'b101 A. 1, 0	0, B=4'b0101, B. 1,		和 !(A^~B)== C. 0, 1	=1?0:1 的结爿	果为() D. 0, 0
if(reset)	用时钟上升沿角 posedge clk, ne posedge clk, ne	gedge reset)	B. always if(!res	@(posedge o	
` ′		; b=4'b1100; 010010100101			3:2], b[3:1], {2{c,d}}} D. 1011010100101
9. reg [7:0] mema[A. mema[122]	255:0] 正确的		B. mema[[5][3:0]=4'd1 [233][2]=1'b	


10 .	①逻辑综 ②硬件仿 ③软件模 ④功能设	合和优化 万真、测试 5拟和仿真	下设计流程, 述电路	排序正确的	A. B. C.		32	
11.	A. 模块是 B. 任何核 C. 模块可	是 Verilog HI 其块都要定义 「以调用函数	. 模块的概念 DL 设计中的 V端口; 女和任务来指 的描述中只能	」基本描述的 描述逻辑功能	^{鱼位} ; 能;			
12.	下列 Verilo A. and	og 基本门级	元件,可以 B. nand	多输出的是	E (D. :	not
13.	在 Verilog A.8	语言中,in	teger 型数据 B.16	与 ()	位寄存 C.32	产器数据	在实际意义_ D. <i>6</i>	
14.	A. always beginC. always	的 RTL 图, a clk s@(posedge b=a; c=b s@(negedge b=a; c=l	clk); end clk)	码是(reg0 PRE Q VA CLRN	B. a b D. a	egin bolways@(posedge clk) <=a; c<=b; (negedge clk) <=a; c<=b;	
15.	input cl reg[7:0] assign c always if(els	iv (clk, rst, k, rst; output) count; iv_out = cou @(posedge output) rst)	t div_out; unt[5];	.'b1;				
	endmodu							
	下列哪几	个选项是正	确的()				
	Α.	上述程序是	32 分频器上	且占空比为	50%			
	В.	上述程序中	的计数器最	高位可以实	现 2 7	分频		
	C.	输出信号 di	v_out 是 wir	e 型				
	D.	rst 是同步复	位信号					

二、综合问答题(共70分)

1. (10分) HA 模块程序如下,写出引用 HA 模块描述 FA 模块的 Verilog 程序。



2. (10分)根据下图所示的 BCD 加法器流程,将下面的模块代码补充完整。



module BCD Adder2 (X,Y,Z);

input [7:0] X,Y;

output [11:0] Z;

assign Z[3:0] = 2

assign Z[7:4] = 6

assign $S0 = \{1'b0, X[3:0]\} + Y[3:0];$

assign C = 3

assign S1 = $\boxed{4}$

. __...

assign Z[11:8] = S1 > 9 ? 4'b0001 : 4'b0000;

endmodule


3. (10 分) 国内某企业生产一款农田驱鸟声响器,音频为 500Hz 方波,占空比 50%,发声模式为 1 秒间隔循环,即 1 秒发声 1 秒不发声。请你给出一个 FPGA 设计方案,编写符合上述要求的 Verilog 模块(模块名为 Bird_Expeller),并对模块端口、所有自定义变量、赋值语句给出功能注释。假定 FPGA 主频 50MHz。

module Bird_Expeller

endmodule

4. (10 分) 下面程序是 begin - end 和 fork - join 的嵌套使用,请先画出产生的信号波形,然 后将该模块改写成单一的 begin - end 形式,能产生同样的信号波形。


```
module mixed block(A,B);
                                        module single block(A,B);
    output reg A,B;
    initial
    begin
        A=0; B=1;
        #10 A=1;
        fork
             B=0;
             #10 A=0;B=1;
        join
        #10 A=1;
        #10 A=0;B=0;
        #10A=1;
    end
                                       endmodule
endmodule
```



5. (10分)阅读以下模块代码,将程序注释写在题后横线上。 $\textbf{module} \ ABC \ (\ result \ , \ a, \ b \); ----- \bigcirc \bigcirc$ parameter size=4; -----2 reg [size:1] temp_b; always@(a or b) begin result=0; -----temp_a=a; temp b=b; repeat(size) begin $if(temp_b[1]) result=result+temp_a; ------$ temp_b=temp_b>>1; -----9 end end endmodule (1) 2 3 4 (5) 6 7 8 9 6. (10 分) 使用 Verilog 实现下图所示的 5 级 m 序列生成。

要求:模块名为 m_sequence(clk,rst,m_out), 其中 clk 为时钟信号,上升沿触发; rst 为异 步复位信号,下降沿触发,将寄存器置初始化。

module m_sequence (clk, rst, m_out);



7. (10分) 一个简单算术逻辑单元 SALU,采用指令码和数据码综合描述方式,分别实现相加、相减、左移、右移、相与、相或、相异或、取反等功能,输出有数据、进位标志、零标志和负数标志。八种功能由三位输入指令码 P3P2P1 产生,功能表如下所示。请根据题意,在横线上填写合适的代码,一条横线对应一句代码。

功能描述	$P_3P_2P_1$	S
相加	000	A+B+C0
相减	001	A-B-C0
左移	010	B ₂ B ₁ B ₀ C0
右移	011	C0 B ₃ B ₂ B ₁
相与	100	A&B
相或	101	A B
相异或	110	$A \oplus B$
取反	111	B'

```
module SALU(A, B, P, C0, S, cf, neg, zero);
      input [3:0] A, B;
                              //数据码
                              //指令码
      input [2:0] P;
      input C0;
                              //低位来的进位或借位
                           //运算结果
      output reg [3:0] S;
                              //进位标志、负数标志、零标志
      output reg cf, neg, zero;
      reg [4:0] TA, TB, s1, s2;
                              //中间变量
      always @(*)
      begin
         cf=0;
         neg=0;
         TA = \{1'b0, A\};
                              //位宽扩展
         TB = \{1'b0, B\};
         s2=TA - TB - C0;
         case(P)
             3'b000: begin s1 = TA+TB+C0; #1 cf = s1[4];
             3'b001: begin neg = s2[4];
                   (1)
                  end
             3'b010: 2
             3'b011: <u>③</u>
             3'b100: ④
             3'b101: ⑤
             3'b110: ⑥
             3'b111: ⑦
             default: 8
         endcase
         S=
               9
```

end

zero=