**时序逻辑电路设计中的状态化简和状态分配**

章金皓，应时彦

（浙江工业大学信息工程学院，浙江杭州 310014）

**摘要：** 以实例说明了如何进行时序逻辑电路的状态化简和状态分配。

**关键词：**时序逻辑电路、状态化简、状态分配

**中图分类号：**

**前言：**

时序逻辑电路在某一时刻的稳定输出不仅与当前的输入有关，还与过去的输入有关。以电视机遥控器为例，更换电视频道有两种方式，一种是用数字按键换台，另一种是用频道增减键换台。前者与换台前的频道无关，这种换台方式体现了组合逻辑电路的特点。后者不仅与所按的键有关（增加键或者减少键），还与换台前的频道有关这种换台方式体现了时序逻辑电路的特点。

**正文：**

时序逻辑电路的设计一般有五步①列出状态图和状态表②状态化简③列出状态方程和输出方程④列出驱动方程⑤画出逻辑电路图。

在初始状态图和状态表中往往存在多余的状态，在设计具体电路时，状态数的数量将直接决定电路中所需触发器的数量，因此为了降低电路的复杂性和电路的成本，应尽可能地使状态表中所包含的状态数达到最少，所以需要对初始状态进行化简，达到消去冗余，提高电路的简洁性和安全性的目的。

状态化简的本质就是找到等效的状态进行合并达到化简的目的。若状态SA和状态SB在相同的输入情况下有相同的输出，并且转换到相同的次态，则称SA和SB状态等效，SA和SB能进行合并化简，消除冗余，以下面的状态转换图（图1）为例：

图 1

D

C

A

1/

0/

0/

0/

0/

0/

1/

1/

0/

0/

1/

1/

1/

1/

0/

1/

B

E

F

G

H

根据状态转换图，不难得到其状态表（见表1）

表 1 由图1得到的状态表

|  |  |  |
| --- | --- | --- |
| 初态 | 次态/输出（X=0） | 次态/输出（X=1） |
| A | A/0 | B/0 |
| B | F/0 | C/1 |
| C | E/0 | D/0 |
| D | E/0 | D/0 |
| E | H/0 | G/0 |
| F | H/0 | G/0 |
| G | F/0 | C/1 |
| H | A/0 | B/0 |

根据状态表中列出的次态和输出，共有四组状态等效（AH、BG、CD、EF），对这四组等效的状态进行合并化简后，列出新的状态表（表2）和状态转换图（图2）：

表 2 化简后状态表

图 2

0/

0/

0/

0/

1/

1/

1/

1/

|  |  |  |
| --- | --- | --- |
| 初态 | 次态/输出（X=0） | 次态/输出（X=1） |
| SA | SA/0 | SB/0 |
| SB | SA/0 | SC/1 |
| SC | SA/0 | SD/0 |
| SD | SA/0 | SD/0 |

将状态图化简后，我们还需要对其进行状态分配。设有M种状态，则需要n位二进制编码，且n满足2n-1≤M≤2n，n位由编码器对应有2n不同取值，对M种状态进行编码时，则会有种方法，若选择恰当会得到简单的设计结果，若选取不恰当，得到的结果会比较复杂，又不可能对诸多方案逐一试用。因此，寻找实现最佳状态分配方案， 就成了众多逻辑设计人员要研究的课题，Armstrong和Humphrey研究提出了两条规则（简称A-H规则）[1]：

①在相同输入条件下，同一次态作相邻分配。

②某状态在相邻输入条件下，不同次态作相邻分配。

这两条规则很容易适用于较少状态数的时序电路，也是众多设计人员选择较好编码方式的参考[1]，以上面化简的状态图为例，有4个状态，需要两个触发器，根据A-H规则,很容易地得到其对应的状态分配表（表3）：

表 3 化简后的状态分配表

|  |  |  |
| --- | --- | --- |
| Q1  Q0 | 0 | 1 |
| 0 | SA | SB |
| 1 | SC | SD |

SA状态：已输入0，对应触发器00状态。

SB状态：已输入01，对应触发器01状态。

SC状态：已输入011，对应触发器10状态。

SD状态：已输入1，对应触发器11状态。


根据化简后的状态转换图和状态分配图，列出状态方程、输出方程和驱动方程，最后得到逻辑电路图，如下图（图3）：

图 3

相比初始的8个状态数，通过化简，只剩下4个状态数，消除了4个冗余的初始状态，对应地，触发器的数量也由3个降低到了2个，减少了电路设计的成本，降低了电路的复杂性，提高了电路运行时的稳定性。

**结语：**

状态化简和状态分配是逻辑电路中不可或缺且至关重要的一步，会对逻辑电路设计起到极大的帮助，本文提及的方法会对如何进行状态化简和状态分配起到一定的帮助作用。

**参考文献：**

[1]王淑芝,梁海峰.利用冗余态参与状态分配设计时序逻辑电路[J].大连铁道学院学报,2002(01):48-50+58.