一て、十二、计算分析器」(毎小悪 6分、共 24分)

1、将十进制数+39.25 转换为 IEEE754 短浮点数形式 (最终结果表示为 8 位十六进制数)。要

求写出主要步骤。 (6分)

解: (39),=(100111),

(0.25), = (0.01),

⇒ (39.25), = (100111.01)2 = 1.0011101 × 25

> 2=0, e=5. E= e+127 = 132 = (1000 0100). M = (001 1101 0000 0000. 0000 0000),

⇒ (34.25), 数化为 IEEE734元为 (0100 0010 0001 1101 0000 0000 0000) 即 421P0000A

2、若模型机部分寄存器、存储单元地址码与存储内容的对应关系如下:

寄存器 存储内容 存储单元地址码 存储内容 1000H RO 6003H 6001H 0A00H RI 6000H 6002H 3700H 6003H 6000H 6004H 5933H 6005H 2068H

(1) 若采用自增型双同址寻址 @(RO)+ 读取操作数,则操作数是(looaH), 执行完后 RO的值是 (6004H). 《每空2分. 共4分》 (2) 若采用变址寻址 X(R1) 读歌操作数,形式地址 d-SH. 则操作数是(2068件。 (2分)

得分

模型机 CPU 组成如下: 一个由 SN74181 构成的 ALU; 选择器 A、B; 移位器; 通用 寄存器 RO R3; 暂存器 C和 D; 指令寄存器 IR; 程序计数器 PC; 地址寄存器 MAR、数据缓冲寄 存器 MDR;堆栈指针 SP 等;一组控制逻辑;CPU 内单向数据总线一组。

1. 拟定指令 MOV (R1), (R0)+的指令<u>拖积(</u>每个时钟周期的寄存器传送根操作)。其中部操作数 寻址方式采用自增型寄存器间址,目的操作数采用寄存器间接寻址。(8分)

解: FT: M→IR

PC+ +PC


ST: R. -> MAR

R - MAR

ET : C -> MPR

MOR - M PC -> MAR

2. 拟定取指周期(FT)的操作时间表(要考虑时序切换)。(8分)



得 分

四、存储器设计题 (12分)

用 2K×8b 的芯片 (若干) 构成一个 8KB 存储器, 地址范围: C0000H-C1FFFH, 8 位数据 总线 D7-D0(低)。20 位地址总线 A19-A0 (低)。存储芯片读、写控制信号MEMR、MEMW (低电平有 效)。片选信号CS(低电平有效)。且片选信号采用 3-8 译码器(74LS138)的输出。


1. 需要多少片 2K×8b 的存储芯片构成 8KB 存储器? (2 分)

> 有组芯片地址线如何分配? (1分)解:需要 4片 2k×北邻春储芯片。

第1片: COVORH - COTFFH 第4页 第3片: C1000H - C17FFH 第2号: COSON -COFFFH 第4片: C1800H - C1FFFH 有相式片 An ~ Au 从水南州北 . A . ~ A 代公长清准年接入 7-P 经路差

2 不增加其它都件的前提下,请完善下面存储器逻辑电路图。包括 74LS138 的使能均 G_{2A} 和 G_{2B} 、

输入 CBA、输出连线、以及存储器芯片的片选信号、地址线、数据线、读写控制线的连接。(注: ①一⑤均为地址线) (9分)。



D Au . Am

@ An. An. As . An

3 An

CS, = AM AG AN ALL ALL AN AN AR AR

Ana

CS1 = AM AE AN AM AM AM AM AM AM

B Au

CS, = Ang Ang An An An Ang Ang An An An An

2022秋-计组真题

简答(5分*6)

- 1. 同步控制是什么? 有什么特点?
- 2. 组合逻辑控制器的三级时序? 微程序控制器的两级时序?
- 3. 静态存储器和动态存储器的存储原理是什么?
- 4. 总线的定义是什么,按总线上传输的信息分类总线分为哪几类?
- 5. 单级中断服务处理子程序的步骤?
- 6. (微机汇编) 有哪两种编址方式? 8086是哪一种?

分析 (6分*4)

- 1. +39.25转IEEE754
- 2. 寻址方式
- 3. 汇编读程序(注意变量的存储)
- 4. 汇编读程序(字符串的CMPSB,注意SIDICX的变化)

设计

- 1. CPU设计
 - a. ADD (R1) (R2)+ 的指令流程
 - b. 给出上述指令FT工作周期的操作时间表(考虑时序切换!)
- 2. 主存设计
 - a. 2K*8芯片设计8K芯片,地址线A0~A19,要求存储地址在C0000H~CFFFFH之间
 - b. 画出线路图

编程

1. 大程序: 10个数,分别统计小于60,大于等于60小于等于80,大于80的数的个数

2. 小程序:程序查询方式,D3D5**同时**为1为准备好

(注意要用两个CMP,一个错了)。

一て、十二、计算分析器」(毎小悪 6分、共 24分)

1、将十进制数+39.25 转换为 IEEE754 短浮点数形式 (最终结果表示为 8 位十六进制数)。要

求写出主要步骤。 (6分)

解: (39),=(100111),

(0.25), = (0.01),

⇒ (39.25), = (100111.01)2 = 1.0011101 × 25

> 2=0, e=5. E= e+127 = 132 = (1000 0100). M = (001 1101 0000 0000. 0000 0000),

⇒ (34.25), 数化为 IEEE734元为 (0100 0010 0001 1101 0000 0000 0000) 即 421P0000A

2、若模型机部分寄存器、存储单元地址码与存储内容的对应关系如下:

寄存器 存储内容 存储单元地址码 存储内容 1000H RO 6003H 6001H 0A00H RI 6000H 6002H 3700H 6003H 6000H 6004H 5933H 6005H 2068H

(1) 若采用自增型双同址寻址 @(RO)+ 读取操作数,则操作数是(looaH), 执行完后 RO的值是 (6004H). 《每空2分. 共4分》 (2) 若采用变址寻址 X(R1) 读歌操作数,形式地址 d-SH. 则操作数是(2068件。 (2分)

得分

模型机 CPU 组成如下: 一个由 SN74181 构成的 ALU; 选择器 A、B; 移位器; 通用 寄存器 RO R3; 暂存器 C和 D; 指令寄存器 IR; 程序计数器 PC; 地址寄存器 MAR、数据缓冲寄 存器 MDR;堆栈指针 SP 等;一组控制逻辑;CPU 内单向数据总线一组。

1. 拟定指令 MOV (R1), (R0)+的指令<u>拖积(</u>每个时钟周期的寄存器传送根操作)。其中部操作数 寻址方式采用自增型寄存器间址,目的操作数采用寄存器间接寻址。(8分)

解: FT: M→IR

PC+ +PC


ST: R. -> MAR

R - MAR

ET : C -> MPR

MOR - M PC -> MAR

2. 拟定取指周期(FT)的操作时间表(要考虑时序切换)。(8分)



得 分

四、存储器设计题 (12分)

用 2K×8b 的芯片 (若干) 构成一个 8KB 存储器, 地址范围: C0000H-C1FFFH, 8 位数据 总线 D7-D0(低)。20 位地址总线 A19-A0 (低)。存储芯片读、写控制信号MEMR、MEMW (低电平有 效)。片选信号CS(低电平有效)。且片选信号采用 3-8 译码器(74LS138)的输出。


1. 需要多少片 2K×8b 的存储芯片构成 8KB 存储器? (2 分)

> 有组芯片地址线如何分配? (1分)解:需要 4片 2k×北邻春储芯片。

第1片: COVORH - COTFFH 第4页 第3片: C1000H - C17FFH 第2号: COSON -COFFFH 第4片: C1800H - C1FFFH 有相式片 An ~ Au 从水南州北 . A . ~ A 代公长清准年接入 7-P 经路差

2 不增加其它都件的前提下,请完善下面存储器逻辑电路图。包括 74LS138 的使能均 G_{2A} 和 G_{2B} 、

输入 CBA、输出连线、以及存储器芯片的片选信号、地址线、数据线、读写控制线的连接。(注: ①一⑤均为地址线) (9分)。



D Au . Am

@ An. An. As . An

3 An

CS, = AM AG AN ALL ALL AN AN AR AR

Ana

CS1 = AM AE AN AM AM AM AM AM AM

B Au

CS, = Ang Ang An An An Ang Ang An An An An