
21计组期中

A卷(普通班)



大题第二题 (寻址) 看不到的部分

- (1)R0内容为1001H,问指令执行后操作数为_____(5分);指令执行后R0内容是_____(5分)
 - (2) 形式地址D=02H

三、模型机综合题。(40分)

模型机综合题。(4077) 某 CPU 组成:用 SN74181构成的 ALU 一个,选择器 A、B,移位器;通用寄存器 RO~R3, 某 CPU 组成: H Sitt II R R R R R PC; 地址寄存器 MAR, 数据缓冲寄存器 MDR, 堆栈 指针 SP 等; CPU 内单向数据总线一组。

- 1. 设计一种 CPU 数据通路框图 (寄存器级); (10 分)
- 2. 拟定传送指令 MOV (R1), x(R0)的指令流程 (寄存器传送级,如 R0 →R1); (15分)
- 请安排 M->MDR->C 操作的微命令(不考虑时序)(15分)



选择题答案

A(寄存器数量少,所以减少地址码位数,间址要多次访问主存,所以速度低C错)

Α

- D(考察变补,注意变补对象是对补码,变化时候是连同符号位一起。)
- C(根据是FT还是STDT确实是取指周期还是取操作数周期)
- C (时钟周期(节拍)固定)
- C (分立(独立) 寄存器是输入多路选择门、集成寄存器是输入暂存器; 书P84)

C

Α

- B(减法需要对减数先变补,被减数补码和减数变补相加,符号位进位和最高位进位异或结果 为1为溢出;加法只需要两个加数补码相加,符号位进位和最高位进位异或结果为1为溢出; 00101-11001,对减数变补是00111,00101+11001符号位进位(0)和最高位进位(0)异 或结果为0,没有溢出;也可用双符号位进行计算)
- B(指令周期是取整条指令的周期,工作周期是FT/DT/ST/ET每一个的时间;节拍是类似于 FT0,ST1,DT2每一步的时间,脉冲是最后CPT(/P)的时间)

大题答案

IEEE754

21.25化为二进制为(10101.01)。

规格化: 1.010101 * 24

S=0 $E=e+127=4+127=131=(10000011)_2$ M=010101...


最后化为十六进制为41AA0000H

寻址

- (1) 1200H 1000H
- (2) 3604H

CPU

(1)



FT0:M→IR,PC→MAR;

ST0:PC→MAR;

ST1:M \rightarrow MDR \rightarrow C;

ST2:PC+1→PC;

ST3:C+R1 \rightarrow MAR;

ST4:M \rightarrow MDR \rightarrow C;

DT0:R0→MAR;

ET0:C→MDR;

ET1:MDR \rightarrow M;

ET2:PC→MAR


(3)

EMAR,R,SMDR,MDR->B,输出B,DM,CPC

(共7个)

use D 类
电子科技大学 2022-2023 学年第 1 学期期 中 考试 B 卷 电子科技大学 2022-2023 学年第 1 学期期 中 考试 B 卷 考试日期: 2021 年 11 月 _ 日 考试科目: 计算机系统结构 考试形式:
本试卷由_三部の下面
得分 一、选择题 (每小题 3 分, 共 30 分)
1、下列说法正确的是()。 1、下列说法正确的是()。 (1)加法器运算速度与进位传递速度无关 (2)并行加法器只能采用并行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用串行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用串行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用并行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算速度取决于进位传递速度 (4)并行加法器只能采用单行进位 (3)加法器运算证明,可以可以可以可以可以可以可以可以可以可以可以可以可以可以可以可以可以可以可以
(1)00 (2)01 (3)10 (4)11 (4)在 (2)01 (3)10 (4)11 (4)程序判断运算结果是否发生溢出,是通过()来进行的。 (1)判断 PSW 中的溢出标志 (2)判断运算结果的符号 (3)综合判断运算数和运算结果的符号 (4)综合判断尾数最高的进位和符(3)综合判断运算数和运算结果的符号 (4)综合判断尾数最高的进位和符(5)采用16位定长指令,存储器按字节编址。当前指令(非转移或转子指令)的起始。该指令的操作数之一采用自减型寻址,且指定的寄存器是 PC,则下一条要执行
址起始是()。


5 被遮挡部分起始地址为2000H 16位所以PC读取完后+2为2002H,再自减就是2001H



(3) 尾数的符号位与第一致位不同 (4) 阶符与 10、 假设指令系统的指令字长 12 位, 每个地址段 4 位,	收行小问 类要物业指令设计 10 条,那么单地址指令
30、假设指令系统的18个了公记,一个中枢证权4位,多可设计有()条。	石州地址中
(1) 16 (2) 64 (3) 96 (4) 128	
得分	
二、计算题 (30 分)	
二、计算题(30 分) 1. 将十进制数-27. 25 表示为 32 位的短浮点 IEEE754	格式,最终结果采用 16 进制发小。
2. 主存储器部分单元地址码与存储内容的对	应如下: (15分)
地址码 存储内容	
1000Н 1106Н	
1001H 0513H	
1002H A032H	
1003H E604H	
1004H 3011H	
(1) 采用自增型寄存器间接寻址(R0)+读即	
5 分); 指令执行完后 RO 的内容是	(5分);
(2) 采用变址寻址方式 X(R1) 读取操作数,	R1 内容为 1001H, 形式地址为 5H, 则
数是。(5分)	
梅 2 7	Fig. 1



CM是ROM,所以8选B 第10题疑似题目有问题



三、模型机综合题。(40分)

某 CPU 组成: 用 SN74181 构成的 ALU 一个,选择器 A、B,移位器;通用寄存器 RO $^\sim$ R3,暂存器 C、D;指令寄存器 IR,程序计数器 PC;地址寄存器 MAR,数据缓冲寄存器 MDR,堆栈 指针 SP 等;CPU 内单向数据总线一组。

- 1. 设计一种 CPU 数据通路框图 (寄存器级); (10分)
- 2. 拟定传送指令MOV(R1), X(R0) 的指令流程(采用寄存器传送级语句,如R0→R1),源导址方式采用变址寻址,目的寻址方式采用自增型寄存器寻址方式;(15分)
- 3. 写出 ST、ET 的所有微指令。(不考虑时序信号)(15 分)