



ESCUELA DE INGENIERÍA EN COMPUTADORES

ARQUITECTURA DE COMPUTADORES II - CE-4302

Avance 1 - Planificación y definición del proyecto

Estudiantes:

Kevin Rodríguez Lanuza 2016112117

Saúl Gómez Ramírez 2019161687

Daniel Cob Beirute 2021084824

Profesor:

Ronald García Fernández

Grupo 1

S1-2025

1. Objetivos Específicos

- **Analizar la especificación del proyecto** — Revisar en detalle los requerimientos planteados en el documento base y extraer los aspectos técnicos clave.
- **Definir la arquitectura de alto nivel** — Elaborar un esquema preliminar del sistema multiprocesador con 4 PEs, sus cachés privadas, el interconector y la memoria compartida.
- **Formalizar el modelo de caché y coherencia** — Establecer los parámetros iniciales de la memoria caché (asociatividad, tamaño de bloque, políticas de escritura) y describir la máquina de estados del protocolo MESI.
- **Definir la ISA mínima y el caso de prueba** — Especificar el conjunto de instrucciones básicas (LOAD, STORE, FMUL, FADD, INC, DEC, JNZ) y diseñar el producto punto como programa de validación.
- **Organizar roles y plan de trabajo** — Asignar responsabilidades a cada integrante del equipo y establecer un calendario de tareas para las siguientes semanas.

2. Organización de roles

- **Kevin Rodríguez Lanuza — Líder de Arquitectura e Integración**
 - Diseñar el diagrama de bloques del sistema (PEs, cachés, interconector y memoria).
 - Justificar la elección de la topología de interconexión.
 - Integrar las decisiones de arquitectura con el resto del equipo.
- **Saúl Gómez Ramírez — Líder de Caché y Coherencia (MESI)**
 - Especificar la organización de la memoria caché (asociatividad, bloques, políticas).
 - Definir la máquina de estados del protocolo MESI y los mensajes asociados.
 - Documentar parámetros y reglas de coherencia.
- **Daniel Cob Beirute — Líder de ISA, Benchmark y Validación**
 - Formalizar la ISA mínima con instrucciones básicas (LOAD, STORE, FMUL, FADD, INC, DEC, JNZ).
 - Diseñar el caso de prueba principal (producto punto) para validación.
 - Definir el esquema de acumulación de resultados y su verificación.
- **Responsabilidades compartidas (todos)**
 - Redactar y revisar el documento de avance.
 - Participar en la elaboración del plan de trabajo.
 - Contribuir a la integración y validación del proyecto.

3. Extracción de requisitos del a especificación

3.1. Arquitectura y recursos del sistema

- **Processing Elements (PEs):**
 - Cantidad: 4 PEs.
 - Cada PE con 1 hardware thread y 8 registros de 64 bits (REG0–REG7).
- **Caché privada por PE:**
 - Organización: 2-way set associative.
 - Tamaño: 16 bloques.
 - Tamaño de bloque: 32 bytes.
 - Políticas: write-allocate y write-back.
- **Memoria principal:**
 - 512 posiciones de 64 bits.
 - Datos de vectores y sumas parciales almacenados contiguamente.
- **Interconnect:**
 - Debe soportar arbitraje.
 - Transmisión de mensajes del protocolo MESI.

3.2. ISA y ejecución

- **Conjunto mínimo de instrucciones (FP64):**
 - LOAD REG, dir
 - STORE REG, dir
 - FMUL REGd, Ra, Rb
 - FADD REGd, Ra, Rb
 - INC REG / DEC REG
 - JNZ label
- **Modelo de ejecución:** Cada componente del sistema se modela mediante un thread (simulación hardware-like).

Instrucción	Descripción	Operandos	Tipo de dato	Ejemplo de uso
LOAD REG, dir	Carga desde memoria a un registro	REG (destino), dir (memoria)	double (64 bits)	LOAD REG5, [REG0]
STORE REG, dir	Almacena en memoria el contenido de un registro	REG (origen), dir (memoria)	double (64 bits)	STORE REG4, [REG2]
FMUL REGd, REGa, REGb	Multiplica punto flotante de doble precisión	REGd (destino), REGa, REGb	double (64 bits)	FMUL REG7, REG5, REG6
FADD REGd, REGa, REGb	Suma punto flotante de doble precisión	REGd (destino), REGa, REGb	double (64 bits)	FADD REG4, REG4, REG7
INC REG	Incrementa un registro (contador)	REG (único operando)	int (64 bits)	INC REG0
DEC REG	Decrementa un registro (contador)	REG (único operando)	int (64 bits)	DEC REG3
JNZ label	Salta a una etiqueta si el valor del registro es distinto de 0	REG (implícito), label	int (64 bits)	JNZ LOOP

3.3. Requisitos funcionales

- **Caso de estudio:** Producto punto paralelo.
- Dos vectores $A[]$, $B[]$ (double, 64 bits) de tamaño N .
- Arreglo de sumas parciales (double, 64 bits) por cada PE.
- Distribución: Cada PE procesa $N/4$ elementos (segmentación por PE).

3.4. Medición y métricas

- Por cada PE se debe registrar:
 - Número de *cache misses*.
 - Número de invalidaciones de línea.
 - Operaciones de lectura/escritura y tráfico por PE.
 - Transiciones de estados MESI de las líneas de caché.
 - Accesos a memoria (lecturas y escrituras por dirección).