



ESCUELA DE INGENIERÍA EN COMPUTADORES

ARQUITECTURA DE COMPUTADORES II - CE-4302

Avance 2 - Diseño de Arquitectura y Configuración Inicial

Estudiantes:

Kevin Rodríguez Lanuza 2016112117

Saúl Gómez Ramírez 2019161687

Daniel Cob Beirute 2021084824

Profesor:

Ronald García Fernández


Grupo 1

S1-2025

1. Introducción

Este documento corresponde al avance de la semana 2 del Proyecto 01 del curso CE-4302. El objetivo de la entrega es definir la arquitectura general del sistema multiprocesador con coherencia MESI, junto con la descripción inicial de sus componentes: procesadores (PEs), cachés privadas, memoria principal e interconect.

2. Diagrama General del Sistema



3. Modelo de Caché

Cada PE tiene una caché privada con estas características:

- 2-way set associative.
- 16 conjuntos (sets).
- Tamaño de bloque: 32 bytes (4 doubles de 64 bits).
- Políticas: *write-back* y *write-allocate*.
- Cada línea mantiene un estado MESI: Modified (M), Exclusive (E), Shared (S), Invalid (I).

Estructura de un set

Set	Tag	MESI	Bloque (4 doubles)
i	Tag 0	M/E/S/I	Dato 0..3
i	Tag 1	M/E/S/I	Dato 0..3

4. Diseño del Interconnect / Bus

El bus centraliza la comunicación y garantiza coherencia. Opera con señales como:


- **BusRd**: lectura compartida.
- **BusRdX**: lectura con intención de escritura.
- **Invalidate**: invalida líneas en otras cachés.
- **WriteBack**: escritura diferida a memoria.

¿cómo?

5. Diseño de la Memoria Principal

- Arreglo de 512 posiciones de 64 bits.
- Alineada a doubles (64 bits).
- Almacena vectores de entrada y sumas parciales.

6. Flujo de Operación (Ejemplo)



7. Configuración Inicial

- Cada PE carga su segmento de instrucciones.
- Los vectores A y B se almacenan contiguamente en memoria principal.
- Se reserva espacio para sumas parciales.

dónde están las inst. y cómo sabe cada PE?

Este avance está muy deficiente no define casi nada de arquitectura e interacciones entre componentes del sistema
No Explica PEs, IC