

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores

Programa de Licenciatura en Ingeniería en Computadores

Curso: CE-4302 Arquitectura de Computadores II



Especificación Proyecto I: Modelado de un sistema Multi-Procesador (MP) con coherencia de cache MESI para el cálculo paralelo de producto punto

Profesores:

Luis Alonso Barboza Artavia

Ronald García Fernández

Fecha de entrega: 16-17 de Setiembre, 2025

Semestre: II 2025

Objetivo general

Aplicar los conceptos avanzados de arquitectura de computadores en el diseño e implementación de un modelo de simulación de un sistema multiprocesador (MP) con coherencia de caché mediante el protocolo MESI, utilizando un caso de estudio concreto de producto punto paralelo.

Atributos relacionados: Habilidades de Comunicación (HC).

Se comunica de manera efectiva e inclusiva sobre actividades de ingeniería complejas con la comunidad de ingenieros y con la sociedad en general, es capaz de comprender y escribir informes efectivos y documentación de diseño, hacer presentaciones efectivas, tomando en cuenta las diferencias culturales, de idioma y de aprendizaje.

Motivación

Los sistemas computacionales actuales dependen de arquitecturas multiprocesador que requieren un manejo eficiente y coherente de la memoria caché para maximizar el desempeño de aplicaciones que emplean técnicas de paralelismo a nivel de hilos y datos. El protocolo MESI[1] es uno de los más conocidos para la coherencia de caché.




Figura 1. Ejemplo de un sistema MP con 4 PEs y su respectivo *Interconnect*.

Este proyecto busca que la persona estudiante diseñe, modele y analice el comportamiento de un sistema MP (ver figura 1) capaz de realizar el cálculo paralelo del producto punto de 2 vectores de punto flotante de doble precisión.

Características generales del modelo solicitado

1. **Desarrollo e implementación** usando lenguaje compatible con hardware *multithreading* y multiprocessing (Python no es permitido).
2. **Sistema con 4 Processing Elements (PEs)**, cada uno con un *hardware thread* y 8 registros de 64 bits (REG0–REG8).
3. **Caché privada por PE**: 2-way set associative con 16 bloques de 32 bytes, implementando políticas *write-allocate*, *write-back*.
4. **Memoria principal compartida** de 512 posiciones de 64 bits.
5. **Interconnect**: capaz de manejar la arbitración y transmisión de mensajes conforme al protocolo MESI.
6. **Set mínimo de instrucciones soportadas** (versiones *floating point* de 64 bits):

Instrucción	Descripción	Operandos	Tipo de dato	Ejemplo de uso
LOAD REG, dir	Carga desde memoria a un registro	REG (dest), dir (memoria)	double (64 bits)	LOAD REG5, [REG0]
STORE REG, dir	Almacena en memoria el contenido de un registro	REG (src), dir (memoria)	double (64 bits)	STORE REG4, [REG2]
FMUL REGd, Ra, Rb	Multiplica punto flotante de doble precision	REGd, Ra, Rb	double (64 bits)	FMUL REG7, REG5, REG6
FADD REGd, Ra, Rb	Suma punto flotante de doble precisión	REGd, Ra, Rb	double (64 bits)	FADD REG4, REG4, REG7
INC REG	Incrementa un registro (contador)	REG	int(64 bits)	INC REG0
DEC REG	Decrementa un registro (contador)	REG	int(64 bits)	DEC REG3
JNZ label	Salta a label si el valor del registro es distinto de 0	REG (implícito), label	int(64 bits)	JNZ LOOP

Tabla 1. ISA soportado por cada PE

Problema a solucionar: Calculo Paralelo del Producto Punto de Doble Precisión

Dos vectores A[] y B[] de tamaño N (double, 64 bits), almacenados contiguamente en memoria principal.

Un arreglo sumas parciales (double, 64 bits), almacenado contiguamente en memoria.

Cada PE procesa un segmento propio ($N/4$ * elementos) de los vectores A y B, en la figura 2 se muestra un ejemplo para el cálculo parcial de producto punto de 1 segmento de cada vector.

```
1  ; Considering:
2  ; REG0: initial address of segment A for this PE
3  ; REG1: initial address of segment B for this PE
4  ; REG2: local accumulator addres for this PE (partial_sums[ID])
5  ; REG3: iteration counter (N/4)
6
7  LOAD REG4, [REG2]          ; Accumulates doubles (partial_sums[ID])
8  LOOP:
9      LOAD REG5, [REG0]      ; Load A[i] (double)
10     LOAD REG6, [REG1]      ; Load B[i] (double)
11     FMUL REG7, REG5, REG6   ; REG7 = A[i]*B[i] (double)
12     FADD REG4, REG4, REG7   ; REG4 += REG7 (double)
13     INC REG0                ; Next elemnt of A
14     INC REG1                ; Next elemnt of B
15     DEC REG3
16     JNZ LOOP
17 STORE REG4, [REG2]          ; Store the partial_sums (double)
```

Figura 2. Ejemplo código de asm que calcula el producto punto de 1 segmento de cada vector A y B

Requisitos de software

1. Cada componente del sistema debe ser modelado mediante un *thread* específico para representar de manera más cercana hardware.
2. Implementa un método de carga de código a ejecutar por PE.
3. Implementa un método de carga de memoria de datos con capacidad de definir alineamiento.
4. Implementa segmentación de memoria.
5. Implementa el protocolo de coherencia MESI.
6. Implementa un método de comunicación mediante *shared memory* que permita el cálculo final del producto punto, por parte de un PE en específico.
7. El modelo debe registrar por PE:
 - I. Número de **cache misses**.
 - II. Número de invalidaciones de línea relevantes.
 - III. Conteo de operaciones de lectura/escritura y tráfico por PE.
 - IV. Transiciones de estados MESI de líneas de las caché.

8. El modelo debe registrar los accesos a memoria (lectura y escritura).
9. Permite visualización de estados de líneas de cache, memoria, estadísticas del bus, mediante *stepping* o *breakpoints*.
10. El producto punto calculado al final de la ejecución debe ser validado.
11. Las métricas registradas son desplegadas para su análisis.

Notas:

- 1- Es obligatorio entregar el código fuente y un README, junto con la documentación e instrucciones para compilar y ejecutar el sistema (no se aceptan binarios como entregables, de ser así tendrá una nota de cero)
- 2- Se recomienda una interfaz gráfica debe ser simple, esta es un medio para la interacción del usuario, pero no es el objetivo principal de proyecto.
- 3- Se recomienda la implementación mediante C++ o SystemVerilog (no sintetizable).

Evaluación

El proyecto se desarrollará en grupos de 3 integrantes

La evaluación del proyecto se da bajos los siguientes rubros:

- 1- Entrega de avances según la siguiente tabla **(20%)**:

Semana	Actividad Principal	Detalle / Tareas Específicas	Fecha de entrega Grupo 01	Fecha de entrega Grupo 02	Comentarios y contenidos del avance
1	Planificación y definición del proyecto	Revisión de documento de especificación, y referencias sobre MESI e Interconnect	26-09-2025	25-09-2025	Establecer objetivos específicos, organizar roles, extracción de requisitos del a especificación
2	Diseño de arquitectura y configuración inicial	Diagramas de bloques y estructura del sistema	03/10/2025	02/10/2025	Definición del modelo de caché, Interconnect y memoria, diagramas del sistema
3	Implementación y desarrollo base	Programación del manejo de memoria, cache y protocolo MESI	10/10/2025	09/10/2025	Descripción de funciones básicas para lectura, escritura, control y comunicación
4	Integración y pruebas funcionales	Interconexión entre módulos	17/10/2025	16/10/2025	Validación del funcionamiento parcial, corrección de errores.

- 2- Presentación Funcional **(40%)** todos los miembros del grupo deben estar presentes en una sesión demostrativa (previa cita con el profesor) la funcionalidad del sistema, en la cual se realizarán

preguntas sobre cualquier etapa del sistema, según la rúbrica correspondiente, **es obligatorio entregar todos los avances** de no entregarlos no se procede a la revisión.

- 3- Artículo científico (20%) con la descripción del proceso de diseño del sistema y análisis de resultados.
- 4- Presentación del *paper* y resultados (20%): Cada grupo deberá grabar y entregar un video de 4:30 a 5:30 minutos presentando la idea de su solución (puede usar diapositivas u otro medio de apoyo), considerando que el público meta no tiene necesariamente el *background* técnico, por lo cual se debe exponer de forma clara el trabajo de realizado y los resultados más relevantes y conclusiones puede utilizar de referencia el siguiente [formato](#). Por motivos de acreditación se recomienda vehementemente que el enlace proporcionado esté disponible para cualquier persona por 1 año o más después de entregada la evaluación.
- 5- Artículo científico y presentación en inglés (10 %): se podrá optar por 10% extra si se realiza el artículo y la presentación en inglés (todo el contenido del video debe estar en inglés). Se otorgará únicamente si ambos entregables están en inglés.

Si tiene dudas puede contactar al profesor por medio de correo electrónico, la entrega debe ser realizada mediante el Tec Digital en la pestaña de evaluaciones no se aceptarán entregas después de las 11:59PM del 21 de octubre (grupo 2) y 22 de octubre (grupo 1) 2025.

Referencias

- [1] John L Hennessy y David A Patterson. Computer Architecture: A Quantitative Approach. Elsevier, 2017
- [2] https://es.wikipedia.org/wiki/Producto_escalar visitada el 09-09-2025.
- [3] Greaves, D. J. (n.d.). Modern System-on-Chip Design on Arm. Arm Education Media. ISBN 978-1-911531-36-4.