

数字逻辑期末模拟试卷

适用范围：数字逻辑 / 数字电路 考试时间：120分钟 试卷满分：100分

一、单项选择题（每小题 2 分，共 40 分）

1. 【第一章】若 $[X]_{\text{补}} = 11010$ ，则其对应的十进制真值为（ ）。 A. -6 B. -10 C. 26 D. -2
2. 【第一章】逻辑函数 $F(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 5, 6, 7)$ 的最简与或表达式为（ ）。
A. A B. $\overline{A}$ C. B D. $\overline{B}$
3. 【第一章】下列编码中，属于有权码的是（ ）。 A. 余3码 B. 格雷码 C. 8421BCD码 D. 独热码
4. 【第二章】一个 16 选 1 的数据选择器（MUX），其地址选择端（Select Inputs）有（ ）个。 A. 2 B. 4 C. 8 D. 16
5. 【第二章】为了消除逻辑电路中的竞争-冒险现象，下列方法中不可行的是（ ）。 A. 在输出端接入滤波电容 B. 修改逻辑设计，增加冗余项 C. 提高时钟频率 D. 使用选通脉冲
6. 【第二章】用 3 线-8 线译码器 74138 扩展成 4 线-16 线译码器，至少需要（ ）片 74138。 A. 2 B. 3 C. 4 D. 5
7. 【第二章】全加器（FA）的进位输出 C_{out} 的逻辑表达式是（ ）。 A. $A \oplus B \oplus C_{in}$ B. $AB + (A \oplus B)C_{in}$ C. $AB + AC_{in}$ D. $(A + B)C_{in}$
8. 【第三章】欲设计一个模 10 的计数器，至少需要（ ）个触发器。 A. 3 B. 4 C. 5 D. 10
9. 【第三章】对于 JK 触发器，若 $J = 1, K = 1$ ，则在时钟脉冲作用下，触发器的次态 Q^{n+1} 为（ ）。 A. 0 B. 1 C. Q^n D. $\overline{Q^n}$
10. 【第三章】下列关于 Moore 型时序电路和 Mealy 型时序电路的描述，正确的是（ ）。 A. Moore 型电路的输出仅与当前状态有关 B. Mealy 型电路的输出仅与当前输入有关 C. Moore 型电路的输出与当前状态和输入都有关 D. 两者的输出都只与输入有关
11. 【第三章】一个 4 位移位寄存器，现态为 0110，经左移 1 位后，次态为（ ）（假设串行输入为 0）。 A. 0011 B. 1100 C. 1011 D. 0110
12. 【第四章】某计算机内存容量为 $16K \times 32$ 位，其地址线和数据线的根数分别为（ ）。 A. 14, 32 B. 16, 32 C. 14, 16 D. 16, 16
13. 【第四章】使用 $1K \times 4$ 位的 RAM 芯片组成 $2K \times 8$ 位的存储系统，需要该芯片（ ）片。 A. 2 B. 4 C. 6 D. 8
14. 【第五章】FPGA 的基本逻辑单元是 CLB，其核心查找表（LUT）的本质是（ ）。 A. 触发器 B. 熔丝 C. SRAM D. EPROM
15. 【第五章】下列关于 CPLD 和 FPGA 的区别，描述错误的是（ ）。 A. CPLD 基于乘积项结构，FPGA 基于查找表结构 B. CPLD 一般是基于 Flash/EEPROM 工艺，掉电不丢失配置 C. FPGA 集成度通常比 CPLD 更高 D. FPGA 的互连延迟通常比 CPLD 更固定、可预测
16. 【第六章】在数字系统的 ASM 图中，矩形框代表（ ）。 A. 状态及 Moore 型输出 B. 判断条件 C. Mealy 型条件输出 D. 状态转换路径

17. **[第六章]** 采用“独热码”(One-hot) 设计状态机控制器时, 若有 6 个状态, 需要 () 个触发器。 A. 3 B. 4 C. 5 D. 6
18. **[Verilog]** 在 Verilog HDL 中, 用于描述时序逻辑 (如触发器) 的赋值符号是 ()。 A. = B. <= C. == D. assign
19. **[Verilog]** 语句 `assign y = s ? a : b;` 描述的是一个 () 电路。 A. 2选1数据选择器 B. 触发器 C. 译码器 D. 计数器
20. **[Verilog]** 下列关于 `always` 块的说法, 正确的是 ()。 A. `always` 块内的语句是并发执行的 B. 描述组合逻辑时, 敏感列表应包含所有输入信号 C. `always` 块不能用来描述组合逻辑 D. `negedge` 关键字表示电平触发

二、综合应用题 (共 60 分)

1. **[第一章·逻辑化简] (8分)** 已知逻辑函数:

$$F(A, B, C, D) = \sum m(0, 2, 5, 7, 8, 10, 13, 15)$$

(1) 画出该函数的卡诺图; (2) 求出最简与-或表达式。

2. **[第二章·MSI应用设计] (10分)** 试用一片 3 线-8 线译码器 74138 和必要的与非门, 实现下列全减器逻辑函数。

- 差位 $D = A \oplus B \oplus C_i$
- 借位 $C_o = \overline{A}B + (\overline{A} + B)C_i$ (提示: 先写出真值表或最小项表达式)

3. **[第三章·时序电路设计] (12分)** 设计一个同步时序电路, 使用 JK 触发器。该电路有一个输入 X , 当 $X = 1$ 时, 电路状态按 $00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \rightarrow 00$ 的顺序循环 (格雷码计数); 当 $X = 0$ 时, 电路保持原状态不变。(1) 画出状态转换图; (2) 写出状态方程和驱动方程 (J、K 的表达式)。

4. **[第四、五章·存储与PLD] (10分)** 现有 $2K \times 8$ 位的 SRAM 芯片若干, 要求组成一个 $8K \times 8$ 位的存储系统。(1) 需要多少片这种 SRAM 芯片? (2) 地址线 and 数据线各需要多少根? (3) 画出利用 2 线-4 线译码器进行片选控制的连接逻辑图 (简图即可, 标明地址线连接方式)。(4) [简答] 如果使用 FPGA 来实现该逻辑控制, FPGA 内部的查找表 (LUT) 充当了什么角色?

5. **[第六章·控制器设计] (10分)** 某数字系统的控制器 ASM 图如下描述:

- 初始状态 S0 (00), 等待启动信号 `Start`。
- 当 `Start=1` 时, 进入 S1 (01), 输出 `Load=1`。
- 下一时钟无条件进入 S2 (10), 输出 `Shift=1`。
- 在 S2 中, 判断信号 `Done`。若 `Done=0`, 保持在 S2; 若 `Done=1`, 返回 S0。(1) 根据上述描述, 画出 ASM 图; (2) 使用 D 触发器和组合逻辑设计该控制器, 写出次态方程 (Q_1^{n+1}, Q_0^{n+1}) 和输出方程 ($Load, Shift$)。

6. **[Verilog HDL] (10分)** 使用 Verilog HDL 编写一个带有异步复位功能的 4 位二进制加法计数器。

- 输入端口: 时钟 `clk`, 低电平有效异步复位 `rst_n`, 使能信号 `en`。
- 输出端口: 4 位计数值 `q`, 进位输出 `co` (当计数到 1111 且 `en=1` 时输出 1)。

- 功能：复位时 q 清零；en=1 时，每个时钟上升沿 q 加 1；en=0 时保持不变。

答案与详细解析

一、单项选择题

1. A

- 解析：符号位为1，表示负数。数值位为1010。
- 反码 = $1010 - 1 = 1001$ ；
- 原码 = 符号位不变，数值取反 = 1110。
- 真值 = $-(110)_2 = -6$ 。

2. B

- 解析： $\Sigma m(0 \sim 7)$ 意味着前8个最小项都为1。
- 函数是四变量 A,B,C,D。总共有 16 个状态。前 8 个状态 (0000~0111) 对应 A=0 的所有情况。
- 即只要 A=0, F=1。故 $F = \overline{A}$ 。

3. C

- 解析：8421BCD码每一位都有固定的权值 (8,4,2,1)，属于有权码。余3码和格雷码是无权码。

4. B

- 解析： $2^n = 16 \Rightarrow n = 4$ 。

5. C

- 解析：竞争冒险由延迟引起。加电容（平滑毛刺）、增加冗余项（消除逻辑断点）、选通脉冲（避开过渡期）均可消除。提高频率反而可能使毛刺占比更大，无法消除。

6. A

- 解析：1片74138是3-8线。要扩展到16线，需要2片（8+8=16），并利用高位地址线控制使能端。

7. B

- 解析：全加器进位输出意味着：要么A、B都为1（产生进位），要么A、B有一个为1且低位有进位。即 $C_{out} = AB + (A \oplus B)C_{in}$ 。

8. B

- 解析： $2^n \geq 10$ ，故 n 至少为 4。

9. D

- 解析：当 $J = 1, K = 1$ 时，JK 触发器处于翻转功能，即 $Q^{n+1} = \overline{Q^n}$ 。

10. A

- 解析：这是定义的区别。Moore型输出只依赖状态；Mealy型输出依赖状态和输入。

11. B

- **解析：**0110 左移一位 $\rightarrow$ 110(补0) $\rightarrow$ 1100。
12. **A**
- **解析：** $16K = 2^{14}$ ，所以地址线 14 根。字长 32 位，所以数据线 32 根。
13. **B**
- **解析：**字扩展： $2K/1K = 2$ 倍；位扩展： $8/4 = 2$ 倍。总片数 $= 2 \times 2 = 4$ 片。
14. **C**
- **解析：**FPGA 的 LUT 实质上是一个小容量的 SRAM（静态随机存取存储器），通过查表实现逻辑。
15. **D**
- **解析：**D 是 CPLD 的优点。CPLD 互连简单，延迟可预测；FPGA 布线复杂，延迟较难预测。
16. **A**
- **解析：**在 ASM 图中，矩形框是状态框，包含状态名和该状态下的输出（Moore 输出）。
17. **D**
- **解析：**独热码（One-hot）特点是 N 个状态用 N 个触发器，同一时刻只有一个触发器为 1。
18. **B**
- **解析：**Verilog 中非阻塞赋值 $<=$ 用于时序逻辑，避免仿真竞争冒险。
19. **A**
- **解析：**三元运算符 $? : ,$ ，若 s 为真选 a，否则选 b，典型 2 选 1 MUX。
20. **B**
- **解析：**A 错，块内语句如果是 begin-end 且用阻塞赋值则是顺序执行。C 错，always @(*) 可描述组合逻辑。D 错，negedge 是下降沿。B 正确，组合逻辑需对所有输入敏感，否则生成锁存器。

二、综合应用题解析

1. [第一章·逻辑化简]

(1) **卡诺图** 变量 A B 为行，C D 为列。 $m(0, 2, 5, 7, 8, 10, 13, 15)$ 填入 1。

AB \ CD	00	01	11	10
00	1 (0)	0	0	1 (2)
01	0	1 (5)	1 (7)	0
11	0	1 (13)	1 (15)	0

(2) 化简

- 圈1: 四个角 (0, 2, 8, 10)。对应项: $\overline{BD}$ 。
- 圈2: 中间的矩形 (5, 7, 13, 15)。对应项: BD 。
- 结果: $F = \overline{BD} + BD = \overline{B \oplus D}$ (即 B 同或 D)。

2. [第二章·MSI应用设计]

(1) 真值表与表达式 全减器输入 A, B, C_i 。

- $D = \Sigma m(1, 2, 4, 7)$
- C_o (借位): 当 $A < B + C_i$ 时为1。
 - 0-0-0: 0
 - 0-0-1: 1 (m1)
 - 0-1-0: 1 (m2)
 - 0-1-1: 1 (m3)
 - 1-0-0: 0
 - 1-0-1: 0
 - 1-1-0: 0
 - 1-1-1: 1 (m7)
- $C_o = \Sigma m(1, 2, 3, 7)$

(2) 74138 实现 74138 输出为低电平有效 $\overline{Y}_i$ 。 $F = \Sigma m \Rightarrow \overline{F} = \overline{\Sigma m} \Rightarrow F = \overline{\overline{F}} = \overline{\Pi \overline{m}}$ (利用与非门)。但在 74138 应用中, 通常利用公式: $F = \overline{\overline{Y}_i \cdot \overline{Y}_j \dots}$ (即用与非门连接对应的输出端)。

- 连接方法:
 - $A \rightarrow A_2, B \rightarrow A_1, C_i \rightarrow A_0$ (地址端)。
 - $S_1 = 1, \overline{S_{2A}} = \overline{S_{2B}} = 0$ (使能端)。
 - D 的输出: 取 $\overline{Y}_1, \overline{Y}_2, \overline{Y}_4, \overline{Y}_7$ 接一个 4 输入与非门。
 - C_o 的输出: 取 $\overline{Y}_1, \overline{Y}_2, \overline{Y}_3, \overline{Y}_7$ 接一个 4 输入与非门。

3. [第三章·时序电路设计]

(1) 状态转换图

- 状态编码: 00 (S0), 01 (S1), 11 (S2), 10 (S3)。注意题目要求是 格雷码计数 (00 $\rightarrow$ 01 $\rightarrow$ 11 $\rightarrow$ 10)。
- $X = 1$: 00 $\rightarrow$ 01, 01 $\rightarrow$ 11, 11 $\rightarrow$ 10, 10 $\rightarrow$ 00。
- $X = 0$: 00 $\rightarrow$ 00, 01 $\rightarrow$ 01, 11 $\rightarrow$ 11, 10 $\rightarrow$ 10。

(2) 状态方程与驱动方程 列出次态卡诺图 ($Q_1^{n+1} Q_0^{n+1}$):

$Q_1^n Q_0^n \setminus X$	0	1
00	00	01
01	01	11
11	11	10
10	10	00

• Q_1^{n+1} 卡诺图分析:

- 在 $X=1$ 时, 序列为 0, 0, 1, 1 (对应 00, 01, 11, 10)。
- 化简得: $Q_1^{n+1} = \overline{X}Q_1 + XQ_0$ 。
- JK方程对照 ($Q^{n+1} = J\overline{Q} + \overline{K}Q$):
 - 对 Q_1 : $Q_1^{n+1} = (XQ_0)\overline{Q_1} + (\overline{X} + Q_0)Q_1$ (此处需细化)。
 - 直接看 Q_1 的变化:
 - $00 \xrightarrow{X=1} 0$ ($J=0$)
 - $01 \xrightarrow{X=1} 1$ ($J=1$) $\Rightarrow J_1 = XQ_0$
 - $11 \xrightarrow{X=1} 1$ ($K=0$)
 - $10 \xrightarrow{X=1} 0$ ($K=1$) $\Rightarrow K_1 = X\overline{Q_0}$

• Q_0^{n+1} 卡诺图分析:

- Q_0 的变化:
 - $00 \xrightarrow{X=1} 1$ ($J=1$)
 - $10 \xrightarrow{X=1} 0$ ($J=0$) $\Rightarrow J_0 = X\overline{Q_1}$
 - $01 \xrightarrow{X=1} 1$ ($K=0$)
 - $11 \xrightarrow{X=1} 0$ ($K=1$) $\Rightarrow K_0 = XQ_1$

• 结果:

- $J_1 = XQ_0, \quad K_1 = X\overline{Q_0}$
- $J_0 = X\overline{Q_1}, \quad K_0 = XQ_1$

4. [第四、五章·存储与PLD]

(1) 芯片数量 $8K \times 8 / (2K \times 8) = 4$ 片。

(2) 连线数量

- 数据线: 8 根 ($D_0 \sim D_7$)。
- 地址线: $8K = 2^{13}$, 共 13 根 ($A_0 \sim A_{12}$)。
 - 片内地址: $2K = 2^{11}$, 即 $A_0 \sim A_{10}$ 接芯片地址端。

- 片选地址：高位 A_{12}, A_{11} 接译码器。

(3) 逻辑连接

- $A_0 \sim A_{10}$ 并联接到所有 4 片 SRAM 的地址输入。
- $D_0 \sim D_7$ 并联接到所有 4 片 SRAM 的数据 I/O。
- 片选控制：
 - A_{11}, A_{12} 接 2-4 译码器输入。
 - 译码器输出 Y_0 接第 1 片 $\overline{CS}$ 。
 - 译码器输出 Y_1 接第 2 片 $\overline{CS}$ 。
 - 译码器输出 Y_2 接第 3 片 $\overline{CS}$ 。
 - 译码器输出 Y_3 接第 4 片 $\overline{CS}$ 。

(4) FPGA LUT 角色

- 简答：FPGA 中的查找表 (LUT) 本质上是一个小型的 RAM (通常是 16x1 或 64x1)。它通过存储真值表的方式来实现逻辑函数。输入信号作为 RAM 的地址，逻辑函数的输出结果预先写入 RAM 中。当信号输入时，便“查”出对应的输出结果，从而实现任意组合逻辑。

5. [第六章·控制器设计]

(1) ASM 图 (此处文字描述图示)

- 矩形框 [S0] $\xrightarrow{\text{Start?}}$
 - 0: 回到 [S0]
 - 1: 指向 [S1]
- 矩形框 [S1, 输出 Load] $\rightarrow$ 指向 [S2]
- 矩形框 [S2, 输出 Shift] $\xrightarrow{\text{Done?}}$
 - 0: 回到 [S2]
 - 1: 指向 [S0]

(2) 设计

- 状态编码：S0=00, S1=01, S2=10。 ($Q_1 Q_0$)
- 次态逻辑 (D_1, D_0):
 - D_1 : 也就是 Q_1^{n+1} 。S1(01)总是去S2(10)，S2(10)当Done=0时保持(10)。
 - $D_1 = S1 + S2 \cdot \overline{Done} = \overline{Q_1} Q_0 + Q_1 \overline{Q_0} \cdot \overline{Done}$
 - D_0 : 也就是 Q_0^{n+1} 。S0(00)当Start=1时去S1(01)。
 - $D_0 = S0 \cdot Start = \overline{Q_1} \overline{Q_0} \cdot Start$
- 输出逻辑:
 - $Load = S1 = \overline{Q_1} Q_0$
 - $Shift = S2 = Q_1 \overline{Q_0}$

6. [Verilog HDL]

```
module counter4 (  
    input wire clk,  
    input wire rst_n,  
    input wire en,  
    output reg [3:0] q,  
    output wire co  
);  
  
// 计数逻辑：时序逻辑，非阻塞赋值  
always @(posedge clk or negedge rst_n) begin  
    if (!rst_n) begin  
        q <= 4'b0000;        // 异步复位  
    end  
    else if (en) begin  
        q <= q + 1'b1;        // 计数  
    end  
    // else 保持不变（隐式）  
end  
  
// 进位输出：组合逻辑  
// 当计数值达到 4'b1111 时，进位输出为 1，否则为 0
```