

数字逻辑与数字系统历年真题及详解整合

说明：本文档整理自《数字逻辑与数字系统（历年真题及详解）》PDF文件。内容包含期末试卷(一)、期末试卷(三)及期末试卷(四)。所有题目均已调整格式，将解析与答案直接附于题后。

期末试卷(一)

一、选择题(每小题1分，共10分)

1. $F = A \oplus B \oplus C$ ，当A、B、C取何值时， $F = 1$? () A. 011 B. 100 C. 101

【解析与答案】 B 解析：异或运算 $A \oplus B \oplus C = 1$ 表示输入变量中有奇数个1。

- A选项 (011)：有两个1（偶数），结果为0。
- B选项 (100)：有一个1（奇数），结果为1。
- C选项 (101)：有两个1（偶数），结果为0。

2. 下列三个数对应的十进制数最大的是 ()。 A. $(30)_8$ B. $(10110)_2$ C. $(00101000)_{8421}$

【解析与答案】 C 解析：将各数转换为十进制比较：

- A. $(30)_8 = 3 \times 8^1 + 0 = 24$
- B. $(10110)_2 = 16 + 4 + 2 = 22$
- C. $(00101000)_{8421BCD}$ ：0010是2，1000是8，即十进制的 28。故 $28 > 24 > 22$ ，选C。

3. 图1所示电路中描述错误的是 ()。(注：图1为JK触发器，J接 $\bar{Q}$ ，K接Q，时钟带小圆圈) A. 状态变化发生在CP脉冲下降沿 B. $Q^{n+1} = Q^n$ C. $Q^{n+1} = \bar{Q}^n$

【解析与答案】 B 解析：

- A正确：时钟输入端有圆圈，表示下降沿触发。
- 电路连接为 $J = \bar{Q}^n, K = Q^n$ 。JK触发器的特征方程为 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 。
- 代入得： $Q^{n+1} = (\bar{Q}^n)\bar{Q}^n + (\bar{Q}^n)Q^n = \bar{Q}^n$ 。
- 即电路功能为翻转（T'触发器），所以C正确。
- B选项表述状态保持，与实际功能不符，故选B。

4. 二进制加法器自身 ()。 A. 只能做二进制数加运算 B. 只能做8421BCD码加运算 C. A和B均可

【解析与答案】 A 解析：二进制加法器是按二进制规则设计的。若要进行BCD码加法，需要额外的修正逻辑（当结果大于9时加6修正）。

5. 用方程式表示时序电路的逻辑功能，需 ()。 A. 一个方程 B. 二个方程 C. 三个方程

【解析与答案】 C 解析：描述时序电路通常需要三个方程：**输出方程**（Output equation）、**驱动/激励方程**（Excitation equation）和**状态方程**（State equation）。

6. 五个D触发器构成的扭环计数器 (Johnson Counter)，计数器的模是 ()。 A. 10 B. 2^5 C. 5

【解析与答案】 A 解析: n 个触发器构成的扭环计数器, 其模值为 $2n$ 。此处 $n = 5$, 故模为 10。

7. 八路数据选择器 74LS151 如图2所示, 该电路所实现的逻辑函数是 ()。 A. $F = \sum_m(6, 8, 13, 14)$ B. $F = \sum_m(6, 8, 9, 13)$ C. $F = \sum_m(6, 7, 8, 9, 13, 14)$

【解析与答案】 C 解析: 分析74LS151电路, 查看数据输入端 $D_0 \sim D_7$ 的连接状态。接高电平的通道对应的最小项即为输出函数包含的最小项。(注: 根据历年真题答案记录, 此题选 C, 对应 D_6, D_7, D_8 (注: 8路通常是D0-D7, 此处下标可能指变量组合值), 实际上是查看 $A_2 A_1 A_0$ 对应的输入是否为1)。

8. 判断以下三组 VHDL 语言描述中 () 意义相同。 A. $z \leq \text{not } X \text{ and not } Y$; 和 $z \leq \text{not}(X \text{ or } Y)$; B. $z \leq \text{not}(X \text{ or } Y)$; 和 $z \leq \text{not } X \text{ or not } Y$; C. $z \leq \text{not } X \text{ and } Y$; 和 $z \leq \text{not}(X \text{ and } Y)$;

【解析与答案】 A 解析: 根据摩根定律 (De Morgan's laws): $\bar{X} \cdot \bar{Y} = \overline{X + Y}$ 。A选项对应: $\text{not } X \text{ and not } Y$ ($\bar{X} \bar{Y}$) 等价于 $\text{not}(X \text{ or } Y)$ ($\overline{X + Y}$), 正确。

9. 多路选择器构成的数据总线是 ()。 A. 双向的 B. 单向的 C. A和B都对

【解析与答案】 B 解析: 多路选择器 (Multiplexer) 是多输入单输出的逻辑器件, 信号只能从输入传向输出, 因此是单向的。

10. 断电之后, 能够将存储内容保存下来的存储器是 ()。 A. 只读存储器 ROM B. 随机存取存储器 RAM C. 动态存取存储器 DRAM

【解析与答案】 A 解析: ROM (Read-Only Memory) 是非易失性存储器, 断电后数据不丢失; RAM (包括SRAM和DRAM) 是易失性的, 断电后数据丢失。

二、填空题 (每小题1分, 共10分)

1. 异或门的一个输入端连接高电平, 则异或门变为 _____ 门。 【解析与答案】 非 (或 反相器)

解析: $A \oplus 1 = \bar{A}$ 。

2. 用卡诺图化简时, 所画圈中必须是 _____ 个相邻的1。 【解析与答案】 2^k (或 2的幂) 解析: 根据卡诺图化简规则, 圈内的最小项个数必须是 $2^0, 2^1, 2^2 \dots$ 等2的整数次幂。

3. 一般编码器的输入信号只能有一个有效电平, 但优先编码器却可以有多个有效信号电平, 可是优先编码器只对 _____ 进行编码。 【解析与答案】 优先级最高的信号

4. 驱动七段数码管的译码器有 _____ 个数据输出端。 【解析与答案】 7 解析: 分别对应数码管的 a, b, c, d, e, f, g 七个段。

5. 多片四位二进制数值比较器连接起来之后, 应从 _____ 的 $A < B, A = B, A > B$ 端输出。 【解析与答案】 最高位 (或 最末级) 解析: 级联比较时, 高位的比较结果优先决定最终结果, 因此最终输出取自最高位芯片 (或级联链的最后一级)。

6. 用计数器分频时, 一位十进制计数器能够十分频, 而用四位二进制计数器分频时, 则能够 _____ 分频。 【解析与答案】 16 解析: 4位二进制计数器有 $2^4 = 16$ 个状态, 完成一个循环需要16个脉冲, 故为16分频。

7. 计数器能够自启动是指无效状态能够在CP作用下 _____。 【解析与答案】 自动进入有效循环 (或 进入有效状态)

8. 芯片2716为 2048×8 EPROM。芯片2716有 _____ 条数据线，有 _____ 条地址线。【解析与答案】 8；11 解析：字长为8位 → 8条数据线；存储单元 $2048 = 2^{11} \rightarrow 11$ 条地址线。
9. VHDL 的各种并行语句在结构体中的执行是 _____。【解析与答案】 并行的(或 同时的)
10. ASM 图状态框中的文字表示在这个状态要执行的 _____。【解析与答案】 操作(或 输出)

三、简答题(每小题5分，共15分)

1. 化简 $F = \overline{AC} + \overline{ABC} + \overline{BC} + ABC\overline{C}$

【解析与答案】 解：

1. 先化简前半部分的被非项： $\overline{AC} + \overline{ABC} + \overline{BC} = C(A + \overline{AB} + \overline{B})$ 利用吸收律 $A + \overline{AB} = A + B$ ： $= C(A + B + \overline{B}) = C(A + 1) = C$
 2. 原式变为： $F = \overline{C} + ABC\overline{C}$
 3. 提取公因式 $\overline{C}$ ： $F = \overline{C}(1 + AB) = \overline{C}$ 答案： $F = \overline{C}$
2. 分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。

【解析与答案】 答案： $F = A\overline{B} + \overline{A}B = A \oplus B$ 解析：该图（通常由4个与非门构成或直接给出门符号）展示了异或逻辑的标准结构。

3. 画出 01011 序列检测器的状态转移图，X为序列输入，Z为检测输出。(序列不重叠)

【解析与答案】 解析：

- S_0 : 初始状态
- S_1 : 已检测到 0
- S_2 : 已检测到 01
- S_3 : 已检测到 010
- S_4 : 已检测到 0101
- 当在 S_4 收到 1 时，序列完成 (01011)，输出 $Z = 1$ ，且由于不重叠，状态返回 S_0 。答案：(需绘制状态圆圈及箭头，略) 关键路径为

$$S_0 \xrightarrow{0} S_1 \xrightarrow{1} S_2 \xrightarrow{0} S_3 \xrightarrow{1} S_4 \xrightarrow{1} S_0(Z = 1)。$$

四、综合分析题(15分)

(题目涉及74LS163与74LS138的连接图)

1. 描述 74LS138工作过程。
2. 描述 74LS163的清零功能。
3. 图4构成模几计数器？
4. 画出图4计数器状态变化图。
5. 图4采用了中规模集成计数器构成任意进制计数器的什么方法？(复位法、预置法)

【解析与答案】

1. **74LS138工作过程**：当使能端 $G_1 = 1, \overline{G}_{2A} = 0, \overline{G}_{2B} = 0$ 时，译码器处于工作状态，根据输入A、B、C的状态，将对应的输出端 Y_i 置为低电平 (0)，其余为高电平。

2. **74LS163清零功能**：74LS163具有**同步清零**功能（部分老教材或题目可能混淆，但标准LS163为同步，LS161为异步。若参考答案按异步处理，则依题意）。当清零端 $\overline{CR} = 0$ 且时钟CP上升沿到来时，输出 $Q_D \sim Q_A$ 被置为全0。
3. **模7计数器**。解析：电路利用反馈信号控制清零或置数。当计数到特定值（如0111即7）时产生反馈重置，状态为 0~6。
4. **状态图**： $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 0$ 。
5. **复位法**（因为使用了清零端 $\overline{CR}$ ）。

五、组合电路设计 (10分)

旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。在同一时间内，只能有一趟列车从车站开出。设计开车信号控制电路。

【解析与答案】

1. **变量定义**：输入 A, B, C (1代表有车)；输出 L_A, L_B, L_C (1代表发车)。
2. **逻辑表达式**（由真值表推导）：
 - 特快 A 优先级最高，只要 A=1，则 $L_A = 1$ 。 $L_A = A$
 - 直快 B 发车条件：有直快(B=1) 且 没有特快(A=0)。 $L_B = \bar{A}B$
 - 慢车 C 发车条件：有慢车(C=1) 且 没有特快(A=0) 且 没有直快(B=0)。 $L_C = \bar{A}\bar{B}C$
3. **电路图**：使用非门和与门实现上述表达式即可。

六、时序电路设计 (15分)

设计一个计数器，波形如图5所示（波形显示状态序列）。

1. 确定边沿触发的形式。
2. 画状态转移图。
3. 写状态转移表。
4. 写状态方程、激励方程、输出方程。
5. 画电路图。

【解析与答案】

1. **触发方式**：下降沿触发（波形变化发生在时钟下降沿）。
2. **状态序列**：从波形中读出 $Q_3Q_2Q_1$ 的变化顺序：
 $000 \rightarrow 101 \rightarrow 100 \rightarrow 011 \rightarrow 010 \rightarrow 001 \rightarrow 000$ 。
3. **方程**：利用卡诺图化简次态逻辑。例如： $Q_1^{n+1} = \bar{Q}_1^n$ (观察最后一位总是翻转) 其他位同理推导。

七、硬件描述语言设计 (15分)

用 VHDL 语言设计一个六段显示的驱动译码器。

【解析与答案】

```

LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;

ENTITY display_decoder IS
    PORT ( input_code : IN std_logic_vector(2 DOWNTO 0);
          segments : OUT std_logic_vector(5 DOWNTO 0) );
END display_decoder;

ARCHITECTURE arch OF display_decoder IS
BEGIN
    PROCESS (input_code)
    BEGIN
        CASE input_code IS
            WHEN "000" => segments <= "100000"; -- 示例逻辑
            WHEN "001" => segments <= "010000";
            -- 补全图示要求的其他状态
            WHEN OTHERS => segments <= "000000";
        END CASE;
    END PROCESS;
END arch;

```

期末试卷(三)

一、选择题(每小题1分,共20分)

1. 下列函数中,与 $(A+B)(A+C)$ 等价的逻辑函数是 () A. AB B. $A+B$ C. $A+BC$ D. $B+C$

【解析与答案】 C 解析: 分配律公式:

$$(A+B)(A+C) = AA + AC + AB + BC = A(1+C+B) + BC = A + BC。$$

2. 函数 F 的卡诺图如表1-1, 其最简与或表达式是 () 【解析与答案】 D (注: 需根据具体图形圈组, 通常考查标准K-Map化简)
3. 八进制数 $(573.4)_8$ 转化为十六进制数后为 () A. $(170.4)_{16}$ B. $(168.4)_{16}$ C. $(17B.8)_{16}$ (注: 原题选项可能有误, 根据计算应为17B.8) D. ...

【解析与答案】 C (参考答案) 解析: $(573.4)_8$ 展开为二进制: 101 111 011 . 100 重组为4位一组: 0001 0111 1011 . 1000 转换为十六进制: 1 7 B . 8

4. 与最小项 $ABCD$ 相邻的逻辑最小项有 () 个。 A. 1 B. 2 C. 4 D. 15

【解析与答案】 C 解析: 在n变量逻辑中, 任意一个最小项都有n个逻辑相邻项 (即只有一位不同的项)。这里是4变量, 故有4个。

5. 下列电路中, 不属于组合逻辑电路的是 () A. 编码器 B. 译码器 C. 数据选择器 D. 计数器

【解析与答案】 D 解析: 计数器包含记忆元件 (触发器), 属于时序逻辑电路。

6. 图1-1 为数据选择器构成的函数发生器, 其输出逻辑 Y 等于 () 【解析与答案】 D (参考答案)

7. 图1-2 所示的译码显示电路... 【解析与答案】 D

8. 图1-3 为某 RS 触发器, 此时 Q 的状态为 () 【解析与答案】 C (保持)

9. 图1-4 中, 经 CP 脉冲作用后欲使 $Q^{n+1} = \bar{Q}^n$, 则 A B 输入应为 () 【解析与答案】 B

10. 实现一个十进制的可逆计数器,至少需要()个触发器。 A. 3 B. 4 C. 5 D. 6

【解析与答案】 B 解析: 十进制需要10个状态,至少需要4个触发器 ($2^3 = 8 < 10 \leq 2^4 = 16$)。

11. 某时序电路的状态转移如表1-2,该电路是模()的计数器。 **【解析与答案】 B (模5) 解析:** 数一下状态表中有效状态(不重复的现有状态)的个数。

12. 4个触发器构成的环形计数器,最多可有()个有效状态。 A. 4 B. 16 C. 8 D. 10

【解析与答案】 A 解析: N 位环形计数器的有效状态数为 N ,即4个。

13. 时序电路中不可缺少的部分为() A. 组合电路 B. 记忆电路 C. 同步时钟信号 D. 组合电路和记忆电路

【解析与答案】 B 解析: 时序电路的核心特征是具有记忆功能(存储电路)。

14. ispLSI 器件中,巨块是指() **【解析与答案】 D (GLB及对应的ORC、IOC的总和)**

15. 一个 ispLSI1032 中,共有()个通用逻辑块。 A. 4 B. 8 C. 32 D. 64

【解析与答案】 C

16. HDL 编程时... **【解析与答案】 C**

17. 数字系统的初步设计通常指() **【解析与答案】 D (逻辑/结构划分)**

18. 某 RAM 的地址寄存器字长为10,数据寄存器字长8,则存储容量为() **【解析与答案】 C 解析:** $2^{10} \times 8 = 1024 \times 8$ 位。

19. 双向数据总线常采用()构成。 **【解析与答案】 C (三态门)**

20. ASM 流程图是设计()的一种重要工具。 **【解析与答案】 A (控制器)**

二、简答题(每小题6分,共18分)

1. 简述逻辑函数常用的表示方法。 **【解析与答案】** 布尔代数法(公式法)、真值表法、逻辑图法、卡诺图法、波形图法、硬件描述语言法。

2. 简述 ABEL 模块的组成要素及对应的关键字。 **【解析与答案】**

- 头部 (Module)
- 说明部 (Declarations)
- 逻辑描述部 (Equations / State_diagram / Truth_table)
- 测试向量部 (Test_Vectors)
- 结束部 (End)

3. 画出图2-1状态机的ASM流程图。 **【解析与答案】** (根据状态转换逻辑绘制,包含状态框、判断框、条件输出框)

三、组合逻辑电路分析 (11分)

某逻辑电路如图3-1所示。

1. 写出输出函数F的表达式。
2. 列出真值表。

3. 分析该电路的逻辑功能。

【解析与答案】

1. **表达式:** $F = \overline{A}\overline{B}\overline{C} + ABC$ (根据图示门电路推导)
2. **真值表:** (列出ABC从000到111对应的F值)
3. **逻辑功能:** 分析真值表特点。例如: 当输入满足特定条件 (如全0或全1) 时输出为1, 实现特定检测功能。

四、组合逻辑设计 (11分)

1. 列出真值表。
2. 画出卡诺图, 写出最简逻辑函数表达式。
3. 画出用与非门实现的电路图。

【解析与答案】

1. **真值表:** 从给定的波形图中提取 ABC 与 F 的对应关系。
2. **表达式:** $F = B + \overline{A}C$ (参考答案)
3. **电路图:** 将 $F = B + \overline{A}C$ 变换为与非-与非形式: $F = \overline{\overline{B + \overline{A}C}} = \overline{\overline{B} \cdot \overline{\overline{A}C}} = \overline{\overline{B} \cdot \overline{\overline{A}} \cdot \overline{\overline{C}}}$ 。

五、时序逻辑分析 (11分)

电路如图5-1所示。

1. 写出激励方程、状态方程、输出方程。
2. 列出状态转移表, 画出状态转移图。
3. 判断电路类型, 描述电路功能。

【解析与答案】

1. **方程:** $J_0 = X\overline{Q_1}, K_0 = X \dots Z = XQ_0$
2. **状态表/图:** (推导 Q_1Q_0 的变化)
3. **功能:** 序列检测器 (例如检测输入序列是否包含 "101" 等)。

六、HDL编程设计 (14分)

试用 VHDL 语言状态图法设计一 8/3 优先编码器。

【解析与答案】 思路: 使用 IF-ELSIF-ELSE 结构来体现优先级。

```
IF input(7)='1' THEN output <= "111";
ELSIF input(6)='1' THEN output <= "110";
...
ELSE output <= "000";
```

七、控制器设计 (15分)

设计计数器型控制器。

1. 画 ASM 图。
2. 写出控制器激励方程和控制信号表达式。
3. 画出控制器逻辑电路图。

【解析与答案】 (需根据特定的算法流程设计。ASM图描述操作序列；激励方程控制计数器状态跳转；控制信号由状态译码产生)

期末试卷 (四)

一、选择题 (每小题1分, 共10分)

1. 卡诺图如图1所示, 电路描述的逻辑表达式 $F=()$ **【解析与答案】 A** 解析: 对照卡诺图中填1的位置, 读出最小项之和 $\Sigma m(1, 2, 4, 5, 9, 10, 13, 15)$ 。
2. 在下列逻辑部件中, 不属于组合逻辑部件的是 () A. 译码器 B. 锁存器 C. 编码器 D. 比较器

【解析与答案】 B 解析: 锁存器 (Latch) 用于存储数据, 属于时序逻辑部件。

3. 八路数据选择器, 其地址输入端(选择控制端)有 () 个。 A. 8 B. 2 C. 3 D. 4

【解析与答案】 C 解析: $2^n \geq 8 \Rightarrow n = 3$ 。

4. 将D触发器转换为T触发器, 图2所示电路的虚框内应是 ()。 A. 或非门 B. 与非门 C. 异或门 D. 同或门

【解析与答案】 C 解析: 转换方程为 $D = T \oplus Q$ 。

5. 用n个触发器构成计数器, 可得到的最大计数模是 ()。 A. 2 B. 2^n C. n D. $2n$

【解析与答案】 B

6. GAL是指 ()。 A. 随机读写存储器 B. 通用阵列逻辑 (Generic Array Logic) C. 可编程逻辑阵列 D. 现场可编程门阵列

【解析与答案】 B

7. EPROM 的与阵列 (), 或阵列 ()。 A. 固定、固定 B. 可编程、固定 C. 固定、可编程 D. 可编程、可编程

【解析与答案】 C 解析: PROM结构 (含EPROM) 是固定“与”阵列, 可编程“或”阵列。

8. 在 ispLSI 器件中, GRP是指 ()。 **【解析与答案】 D** (全局布线区 Global Routing Pool)

9. ispLSI 器件具有 _____ 条编程接口线。 **【解析与答案】 5**

10. ASM 流程图是设计 () 的一种重要工具。 **【解析与答案】 B** (控制器) (注: 参考答案为B。通常ASM图用于设计控制器, 即 Control Unit)

二、填空题 (每小题2分, 共20分)

1. 图3所示加法器构成代码变换电路... $S_3S_2S_1S_0$ 为 _____ 代码。 **【解析与答案】 余3码**
2. 2:4译码器芯片如图4所示。欲将其改为四路分配器使用, 应将使能端改为 _____, 而地址输入端A、B作为 _____。 **【解析与答案】 数据输入; 地址控制输入**

3. 门电路的输入，输出高电平赋值为逻辑 _____，低电平赋值为逻辑 _____，这种关系为负逻辑关系。 【解析与答案】 0；1 (正逻辑为高1低0，负逻辑相反)
4. 组合逻辑电路的输出只与当时的 _____ 状态有关，而与电路 _____ 的输入状态无关。 【解析与答案】 输入；原来 (或 过去)
5. 译码器实现 _____ 译码，编码器实现 _____ 译码。 【解析与答案】 多对一 (或二进制转其他)；一对多 (或非二进制转二进制) (注：参考答案表述可能为“多对一、一对多”)
6. 在同步计数器中，所有触发器的时钟都与 _____ 连在一起，每一个触发器的 _____ 变化都与时钟脉冲同步。 【解析与答案】 同一个时钟脉冲源；状态
7. 时序逻辑电路中输出变量是输入变量和状态变量的函数，该电路为 _____。 【解析与答案】 米里型 (Mealy Model)
8. 图5(a) ... 图5(b) ... 【解析与答案】 D触发器、JK触发器
9. ... 【解析与答案】 5
10. 小型控制器的结构有 _____ 型和 _____ 型。 【解析与答案】 多路选择器 (MUX)；定序 (或计数器)

三、简答题 (各5分，共10分)

1. 写出 ispLSI1032 中通用逻辑块GLB的五种组态模式。 【解析与答案】 标准组态、高速直通组态、异或逻辑组态、单乘积项组态、多模式组态。(速度最快：高速直通；最慢：多模式/异或)
2. 画出小型控制器的组成框图。 【解析与答案】 组成部分：控制信号译码电路、若干触发器、激励方程逻辑电路、反馈输入信号、清零/时钟电路等。

四、综合逻辑电路分析题 (10分)

1. 写出图6中三态门的输出信号。
2. 写出F的逻辑表达式。
3. 说明图6电路的逻辑功能。

【解析与答案】

1. 输出： $A_0, A_1 \dots A_{15}$
2. 表达式： $F = 1$ (当地址总线为全0时)。
3. 功能：判别总线上代码是否全为0的检测电路 (零检测)。

五、组合电路设计 (10分)

设计一个32位串行进位加法器。

1. 列出一位全加器真值表，写出表达式。
2. 画电路图。
3. 计算最长延迟时间。

【解析与答案】

1. 表达式： $S_i = A_i \oplus B_i \oplus C_{i-1}$ $C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$

2. **电路图**：将32个全加器串联，进位输出接下一级进位输入。

3. **时间计算**： $T = t_{\text{XOR(首)}} + 31 \times t_{\text{carry}} + t_{\text{XOR(尾)}}$
 $T = 40 + 31 \times (20 + 20) + 40 = 1320\text{ns}$ 。

六、时序逻辑分析 (12分)

由D触发器组成的同步时序电路如图7所示。

1. 写出各触发器状态方程。
2. 列出状态转移表。
3. 画出状态转移图。
4. 说明此电路的逻辑功能。

【解析与答案】

1. **方程**： $Q_0^{n+1} = \overline{Q_0^n Q_2^n} Q_1^{n+1} = Q_2^n \dots$
2. **状态表**：(推导略)
3. **状态图**：(推导略)
4. **功能**：五进制计数器，具有自启动功能。

七、可编程逻辑设计 (14分)

三比特格雷码加/减计数器设计 (ABEL-HDL)。

【解析与答案】

```
MODULE counter
TITLE '3-bit Gray code counter';
...
State_diagram QSTATE
    State A: IF X=1 THEN B ELSE H;
```