BÁO CÁO TIẾN ĐỘ

Nhóm 3

Mô phỏng điện trở trị số lớn sử dụng cặp vi sai CMOS hoạt động ở vùng dưới ngưỡng

Thành viên nhóm :

Lê Thanh Long - 23020835
Nguyễn Đức Minh - 23020841
Hà Huy Anh Kiệt -23020823

	Nội dung công việc	Kết quả mong muốn	Thành viên thực hiện
Tuần 1+2	Nghiên cứu lí thuyết nền tảng	• Hiểu rõ bài báo , nguyên lí tạo điện trở bằng cặp vi sai	Cả nhóm
Tuần 3+4 +5	Mô phỏng với nhiệt độ và bù	• Xây dựng và mô phỏng đường đặc tuyến của mạch • Kiểm tra sự phụ thuộc của điện trở theo nhiệt độ. • Tìm hiểu nguyên lí mạch bù nhiệt	Long , Minh
Tuần 6+7	Ứng dụng Thiết kế được opamp và áp cấu trúc mới vào mạch dao động CR	• Thiết kế và mô phỏng op-amp • Tích hợp điện trở vào mạch dao động CR • Áp dụng mạch bù nhiệt vào cầu hình, mô phỏng, kiểm tra hoạt động của mạch khi có yếu tố nhiệt độ tác động.	Long , Kiệt
Tuần 7+8	Tối ưu và tổng kết	• Đánh giá nhiễu (Noise analysis) của cấu trúc cặp vi sai này so với điện trở thật. • Tổng hợp kết quả mô phỏng • Viết báo cáo và chuẩn bị slide trình bày	Minh , Kiệt

MỤC TIÊU DỰ ÁN & TỔNG QUAN

Mục tiêu: Thiết kế và mô phỏng một mạch CMOS có chức năng tương đương một điện trở có giá trị lớn



Ứng dụng: Tiết kiệm diện tích thiết kế chip (VLSI) so với việc sử dụng điện trở polysilicon truyền thống



Phương pháp: Sử dụng cặp vi sai với các MOSFET được kết nối dạng diode, hoạt động ở chế độ dẫn dưới ngưỡng (subthreshold)



I- CƠ SỞ LÝ THUYẾT

1. Giới thiệu về mos hoạt động trong vùng dưới ngưỡng

Phương trình dòng qua nmos khi hoạt động ở vùng dưới ngưỡng như sau:

$$I_D = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right) \cdot \left(1 - \exp\left(-\frac{qV_{DS}}{kT}\right)\right)$$

$$I_0 = \mu C_{ox}(m-1) \cdot \left(\frac{kT}{q}\right)^2$$

Khảo sát cấu hình dưới đây khi mos hoạt động trong vùng dưới ngưỡng:





Có thể thấy dI/dv trong khoảng này rất nhỏ => có thể tận dụng mos hoạt động trong vùng này để làm 1 điện trở rất lớn



Nếu sử dụng cấu trúc này vào làm điện trở luôn thì có rất nhiều vấn đề. Phương trình dòng phụ thuộc vào 2 hàm e mũ Vds và Vgs, để giảm ảnh hưởng của Vds đến dòng để mạch tuyến tính với delta_V hơn thì Vds > 0.1V
=> delta_V phải hoạt động quanh điểm bias > 0.1 V
=> mạch rất hạn chế trong việc ứng dụng. Ngoài ra nó còn rất nhạy cảm với sai số công nghệ và điểm bias cho deltaV, chỉ cần sai lệch 1 tí cũng làm điện trở giả thay đổi 1 khoảng lớn.

Nhóm em hướng tới cấu trúc sau để thay thế cho điện trở:



Fig. 1 Differential circuit equivalent of a resistor with terminals 1 and 2.

Mạch này không còn đặt delta_V trực tiếp lên Vgs của mos nữa
=>Vgs bias không phụ thuộc vào deltaV bias
=>mạch có thể hoạt động quanh điểm delta_V=0, điện trở tương đương của mạch cũng có thể điểu chỉnh bằng nguồn dòng đuôi Ib.

2. Chứng minh toán học điện trở tương đương của mạch:

Hai MOS M1 và M2 hoạt động ở chế độ dẫn dưới ngưỡng (với Vds > 0.1)

Phương trình dòng điện qua MOS:

$$I_D = \frac{I_b}{2} = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right).$$

Khi có 1 chênh lệnh điện áp delta_V giữa 2 đầu 1 và 2, dòng qua mos M1 có phương trình là:

$$\frac{I_b}{2} + \Delta I = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th} + \Delta V/2)}{mkT}\right) = \frac{I_b}{2} \exp\left(\frac{q\Delta V}{2mkT}\right).$$

Với $q\Delta V/(2mkT) \ll 1$ thì phương trình trên được xấp xỉ lại thành:

$$\frac{I_b}{2} + \Delta I = \frac{I_b}{2}\left(1 + \frac{q\Delta V}{2mkT}\right)$$

Rút gọn phương trình trên ta được :

$$R = \frac{\Delta V}{\Delta I} = \frac{4\,mkT}{qI_b}.$$



3. Cấu hình mạch thực tế & Vấn đề dòng Offset





Trong thực tế, luôn tồn tại dòng chảy vào cổng 1 và chảy ra cổng 2 ngay cả khi ΔV = 0

Dòng offset này gồm 2 thành phần :

Dòng đồng pha (Icm): Do tỉ số dòng của gương dòng điện M5 và M3, M4 không đúng bằng 2:1.

Dòng vi sai (Idiff): Do sự không đối xứng trong mạch (sai số công nghệ)

Bảo toàn dòng KCL:

$$\Delta I_{10} = I_{DIFF} + I_{CM},$$
$$\Delta I_{20} = I_{DIFF} - I_{CM}.$$

II- MÔ PHỎNG ĐẶC TUYẾN CỦA MẠCH

Thông số thiết lập: Tất cả MOS có tỉ lệ W/L 20um/4um, Vdd=3V, Vcm=1.5V, Ib=1nA.



Kết quả mô phỏng - Đặc tuyến V-I

ΔV chạy từ -40mV đến 40mV, thu được đồ thị I1 và I2 theo ΔV như sau:



Đánh giá: Đồ thị khá tuyến tính, mạch hoạt động tốt như một điện trở trong dải này.
Vấn đề: Đồ thị không đi qua gốc tọa độ (0,0) và dòng chảy vào I1 khác I2 chảy ra. Nguyên nhân chính là do dòng offset.

Kết quả mô phỏng - Khảo sát dải áp đồng pha (Vcm)

Khảo sát vùng Vcm mà cho dòng offset có thể chấp nhận được

Đặt ΔV=0 và thay đổi Vcm rồi đo các dòng Icm, Idiff.



Kết luận mô phỏng: Khoảng điện áp Vcm từ 1V đến 2.9V cho dòng offset đủ nhỏ để mạch có thể hoạt động ổn định như một điện trở.

Khảo sát sự phụ thuộc của điện trở theo dòng Ib nhóm em thu được kết quả sau



Đường màu đỏ là điện trở thực tế đo được
Đường màu xanh là điện trở tính toán theo công thức :

$$R = \frac{\Delta V}{\Delta I} = \frac{4\,mkT}{qI_b}.$$

Có thể thấy thực tế đo được khá sát với tính toán

Tiến hành đo đạc thực tế khi có sai số công nghệ, đo 20 lần tại nhiệt độ phòng thì thu được biểu đồ tần suất giá trị trở kháng của mạch



Process sensitivity là 2.4%, như vậy ảnh hưởng của sai số công nghệ khá nhỏ.

III-Ứng dụng vào mạch dao động dịch pha CR

Nhóm em thiết kế 1 opamp 2 tầng sử dụng cấu trúc sau;





Opamp có các thông số như sau:
Gain tại tần số thấp= 100dB
GBW= 22.43MHz
Phase Margin= 70 độ

Ứng dụng điện trở giả và opamp vừa thiết kế vào mạch dao động dịch pha CR



Khi mô phỏng với Ib=1nA, C=10pF nhóm em thu được dao động như sau:



Biên độ đỉnh đỉnh của sóng là 270mV
Chu kì sóng là T=4.42ms =>f = 226.25 Hz
=> R=172.3 mega ôm
Trong khi R khi tính toán lí thuyết là 134 MΩ
Nguyên nhân là do khi điện áp giữa 2 đầu điện trở quá lớn thì mạch ra khỏi vùng tuyến tính, điện trở trung bình thực tế trong mạch dao động sẽ lớn hơn.

Mạch dao động tại tần số

$$f = \frac{\sqrt{6}}{2\pi CR}.$$

IV- Bù nhiệt

Vấn đề :

Ta có điện trở của mạch :

$$R = \frac{\Delta V}{\Delta I} = \frac{4\,mkT}{qI_b}.$$

=>Ib cố định thì R sẽ phụ thuộc tuyến tính vào nhiệt độ T



Giải pháp:

Thiết kế một nguồn dòng phân cực có khả năng thay đổi tỷ lệ thuận theo nhiệt độ tuyệt đối (PTAT - Proportional To Absolute Temperature).

Iptat = αT

Xây dựng mạch nguồn dòng không phụ thuộc điện áp nguồn



Figure 12.1 Current mirror biasing using (a) an ideal current source and (b) a resistor.

Đây là cấu trúc thô sơ nhất để tạo ra 1 dòng điện tham chiếu Iref cho các dòng gương

$$\Delta I_{out} = \frac{\Delta V_{DD}}{R_1 + 1/g_{m1}} \cdot \frac{(W/L)_2}{(W/L)_1}$$

Cấu trúc này tạo ra dòng phụ thuộc mạnh vào điện áp nguồn

Xây dựng mạch nguồn dòng không phụ thuộc điện áp nguồn

Do đó mạch phải được tự phân cực , tức là dòng IREF phải được suy ra từ IOUT



Khi M1-M4 đều bão hòa ta thu được Iout = K. Iref. Vấn đề đặt ra là bất cứ dòng nào cũng có thể thỏa mãn phương trình này, không thể xác định được chính xác dòng Iout.

Xây dựng mạch nguồn dòng không phụ thuộc điện áp nguồn

Thêm điện trở Rs để có thêm ràng buộc giúp xác định chính xác dòng Iref



Mạch còn 1 vấn đề là khi dòng bằng 0 thì mạch sẽ không hoạt động dù có thay đổi nguồn cấp, do đó cần dùng thêm M5 làm mạch khởi động , đưa mạch về trạng thái mong muốn.



Figure 12.5 (a) Addition of start-up device to the circuit of Fig. 12.3(a), and (b) illustration of degenerate point.

Áp dụng kĩ thuật trên để tạo nguồn dòng tham chiếu mà các con mos đều hoạt động ở vùng dưới ngưỡng nhóm em thu được kết quả như sau từ các phương trình toán học

Trong vùng subthreshold , MOS có :

$$I_D = \frac{I_b}{2} = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right).$$ **<=>** $$V_{GS} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0}\frac{L}{W}\right) + V_{th}$$

=> $$V_{GS6} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0}\frac{L}{W}\right) + V_{th6}$$ **và** $$V_{GS7} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0}\frac{L}{WK}\right) + V_{th7}$$

Thế vào phương trình $V_{GS6} = V_{GS7} + I_{PTAT}R_S$ ta có :

$$I_{PTAT}R_S = V_{GS6} - V_{GS7} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \cdot \frac{L}{W}\right) + V_{th6} - \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \cdot \frac{L}{WK}\right) - V_{th7} = \frac{mkT}{q} \ln K,$$

Khi đó ta có dòng không phụ thuộc vào điện áp nguồn nuôi và thay đổi tuyến tính theo nhiệt độ :

$$I_{PTAT} = \frac{mkTR_S}{q} \ln K$$



Khác với việc sử dụng các mos trong chế độ bão hòa, nếu muốn tạo ra 1 dòng PTAT sẽ phức tạp hơn thì các mos trong chế độ dưới ngưỡng có phương trình dòng khác, khi sử dụng kĩ thuật không phụ thuộc điện áp nguồn nó đã thỏa mãn luôn việc tuyến tính theo nhiệt độ

Kết quả mô phỏng

Nhóm em đặt K=2 và cho Vdd = 2-3V với Rs=900K thì thu được đồ thị sự phụ thuộc của Ib vào điện áp nguồn nuôi như sau:





Ib thay đổi từ 2.828nA đến 2.8285nA =>dòng thay đổi rất nhỏ không đáng kể có thể coi không còn phụ thuộc vào điện áp nguồn nuôi

Tiếp theo cố định Vdd=3V, khảo sát sự phụ thuộc của dòng gương theo nhiệt độ:



Như vậy nguồn dòng tham chiếu cho dòng gương đã không còn phụ thuộc vào điện áp nguồn nuôi và tăng tuyến tính theo nhiệt độ đúng như chứng minh toán học

Thay điện trở Rs bằng tụ chuyển mạch

Nguyên lí hoạt động: Dùng một tụ điện và các công tắc đóng/ngắt ở tần số cao để "vận chuyển" từng gói điện tích rời rạc. Việc chuyển điện tích liên tục này sinh ra một dòng điện trung bình, đóng vai trò hoàn toàn giống một điện trở tương đương có giá trị:

$$R_S = \frac{1}{C_S f}$$

Thay lại vào công thức dòng vừa rồi thì thu được:

$$I_{PTAT} = \frac{mkTC_S f}{q} \ln K$$

Thay lại vào công thức giá trị của điện trở ban đầu ta có:

$$R = \frac{4\alpha}{C_S f \ln K}$$



Fig. 11 Resistor circuit with temperature compensation.

Sau khi thay trở Rs bằng tụ chuyển mạch nhóm em mô phỏng transisent dòng Iptat, điện áp trên VG9 và dòng gương tạo ra thu được đồ thị như sau:





Có thể thấy dòng Iptat nó bị dạng gai cho tụ nạp xả liên tục nhưng điện áp tạo ra trên VG9 tương đối bằng phẳng do điện áp thành phần tần số cao đi phần lớn qua các tụ kí sinh chỉ để lại thành phần tần số thấp làm tham chiếu cho gương dòng điện

=> dòng điện trên dòng gương cũng bằng phẳng, khối Iptat hoạt động tốt

So sánh điện trở khi có Iptat và điện trở khi dùng nguồn dòng





Khi dùng nguồn dòng lí tưởng:
Ib=1nA thì điện trở từ 138Mom -> 159Mom
Ib=3nA thì điện trở từ 47Mom -> 54Mom
Ib=5nA thì điện trở từ 28.4Mom -> 32.5Mom

Khi dùng Iptat:
f=1.41M thì điện trở từ 134.8Mom -> 138.2Mom
f=4M thì điện trở từ 46.3Mom -> 47.5Mom
f=6.5M thì điện trở từ 27.96Mom -> 28.7Mom

Có thể thấy nguồn dòng PTAT đã giảm sự phụ thuộc của điện trở vào nhiệt độ 1 cách đáng kể