



## *EE141-Spring 2012 Digital Integrated Circuits*

### Lecture 4 Design Rules Switch Logic

EECS141

Lecture #4

1

## *Administrativa*

- Labs on Mo and We (next week)
  - Everyone should have an EECS instructional account
- Homework #1 due on Monday


EECS141

Lecture #4

2


## *Summary*

- Last Lecture
  - Metrics
- Today's Lecture
  - Switch model



## *Intermezzo: Design Rules*

## A Modern CMOS Process




## Dual-Well Shallow-Trench-Isolated CMOS Process

EECS141

## Lecture #4

5

## Circuit Under Design



EECS141


## Lecture #4

6

## Two Inverters

晶体管的size不仅仅决定电阻大小，同时也决定电容大小。

电容电线开关甚至电阻以及画出来那些地方都会决定电容大小。



EECS141


Lecture #4

7

## Sticks Diagram

拓补结构的符号表示，不考虑晶体管的实际size。

仅仅显示晶体管相对于彼此之间的位置以及那个layer使用了那条wire等等，没有实际的size



- 无尺寸的
- Dimensionless layout entities
- Only topology is important


Stick diagram of inverter

EECS141

Lecture #4

8

## Layout Editor symbolic layout




EECS141

Lecture #4

9

## Design Rule Checker





EECS141

Lecture #4

10

## CMOS Inverter



EECS141



Lecture #4

11

## Two Inverters

Share power and ground

Abut cells



EECS141

Lecture #4

12



## Switch Logic


EECS141

Lecture #4


13

## What is a Transistor?

An MOS Transistor ↔ A Switch!



G:gate栅极 S:source源极 D:drain漏极  
G形成控制节点（开关），S和D形成通道或者连通节点



因为在现实中，S和D之间并不是理想的element，  
会存在电阻，因此需要引入一个电阻。


EECS141

Lecture #4

14

## Switch Model of MOS Transistor

模电希望器件尽可能是线性的，但是在这里（数电），我们希望器件尽可能是非线性的。




EECS141

Lecture #4

15

## A Modern Sub-100 nm Look ...



在现实中，modern transistor即使是打开了switch，即使控制电源和S的值被设置为0，S和D之间仍然存在电流或者讲仍然有电流流向晶体管，这个switch不是一个理想的switch，它是一个漏电（leaky）switch。

EECS141


Lecture #4

16




## NMOS and PMOS 互补开关complementary switch

### NMOS Transistor



$Y=Z$  IF  $X=1$

### PMOS Transistor




$Y=Z$  IF  $X=0$

## Building an Inverter with Switches

## The CMOS Inverter: A First Glance

DC characteristic: 施加一个固定电压给电路，观察电路的输出电压值。观察这个特性时，不需要理会时间。=VTC=static behavior  
 因为PMOS和NMOS的构造有点不一样，所以如果想要PMOS和NMOS的电阻大小一样从而尽可能使得 $V_M = V_{DD}/2$ ，那么PMOS和NMOS的大小会有一点不一样，但是应该尽可能一样。同时还要尽可能使PMOS和NMOS尽可能接近。  
 symmetrical voltage transfer  
 等价于 $V_M = V_{DD}/2$





EECS141

Lecture #4

19

## CMOS Inverter First-Order DC Analysis




$$\begin{aligned} V_{OL} &= 0 \\ V_{OH} &= V_{DD} \\ V_M &= f(R_n, R_p) \end{aligned}$$

EECS141

Lecture #4

20

## Simulated Inverter VTC (Spice)



EECS141

Lecture #4

21

## CMOS Inverter: DC Properties

- ☐  $V_{OH} =$
- ☐  $V_{OL} =$
- ☐  $V_{IL} =$
- ☐  $V_{IH} =$
- ☐  $N_{MH} =$
- ☐  $N_{ML} =$
- ☐  $V_M =$

EECS141



Lecture #4

22

## CMOS Inverter: DC Properties

- $V_{OH} = V_{DD} = 2.5V$
- $V_{OL} = 0V$
- $V_M = 1.2V$
- $V_{IL} = 1.05V$
- $V_{IH} = 1.45V$
- $N_{MH} = 1.05V$
- $N_{ML} = 1.05V$

## The Switch Revisited



静态电流= $V_{DD}/(R_{on}+R_{off})$


静态功率=静态电流\* $V_{DD}$

steady-state=static=switch is not activity or changing.

事实上这里的静态电流和静态功耗均是指漏电流和漏电功耗


## The Switch Revisited

S和D一般会连接电容。G和S之间，G和D之间各有一个电容。




EECS141

## CMOS Inverter: Transient Response



(a) Low-to-high



(b) High-to-low

$$t_{pHL} = f(R_{on}C_L) = 0.69 R_n C_L$$

EECS141

Lecture #4

26

开关状态nmos管：输入高电平，输出低电平输入低电平，输出高阻

开关状态pmos管：输入高电平，输出高阻输入低电平，输出高电平

单个nmos逻辑：

输入低电平时：nmos高阻，靠上拉电阻（如10k连接到电源）提供高电平

输入高电平时：nmos输出低电平，输出端对地电阻10欧姆左右。此时，电源对地大概存在一个10k电阻，一直有电流消耗。

单个pmos管，与单个nmos相似。提供电平方式交换了，电阻接地提供低电平，pmos提供高电平。高电平时，电源对地有一个电流。

cmos电路：

输入高电平时：nmos对地连通，pmos对电源高阻，电源对地没有电流消耗

输入低电平时：nmos对地高阻，pmos对电源连接，同样没有电流消耗

由于nmos使用电子做载流子，pmos使用空穴做载流子，在同样电场下，空穴移动速度低于电子。

即n沟道电导率大于p沟道电导率，所以在同样的几何参数情况下，nmos的导通电阻R低于pmos的导通电阻R在数字电路中，

上升沿和下降沿时间约为3RC(R是管子的导通电阻，C是负载电容)，因此使用同样几何参数pmos和nmos的cmos电路，下降

沿快于上升沿（nmos驱动下降沿，pmos驱动上升沿）

## CMOS Properties

- ❑ Full rail-to-rail swing  $V_L=0$ ,  $V_H=V_{DD}$  指电压变化由0变为VDD或由VDD变为0.
- ❑ Symmetrical VTC
- ❑ Propagation delay function of load capacitance and resistance of transistors
- ❑ No static power dissipation 因为PMOS和NMOS互补
- ❑ Direct path current during switching

因为电压变化是存在坡度的，因此存在一个电压区间（或电压变化时间）使得PMOS和NMOS都是连通的，此时VDD和ground直接相连而造成电源的能量直接流失在ground中而不对任何电容充电，例如VDD-VTP这一电压值。减少这种浪费的方法是加快PMOS和NMOS开关的转换或者开合速度。

$$P = C_L V_{DD}^2 f_{0 \rightarrow 1}$$

EECS141

Lecture #4

27

当输出由0变为1时，CL开始充电，其中一半的电能耗散在热能中，另一半的电能存储在CL中，当输出由1变为0时，CL放电，把自身存储的电能释放，转换成热能进行耗散，此时电源VDD断开连接，因此P与输出由1变为0无关，电源损失的能量也与输出由1变为0无关。

## Impact on Reliability?

降低电压会使noise margin以2倍速度减少。不过，来自电路内部的耦合电容噪音也会随之缩小。电源电压噪声也会缩小，但部分噪声不变。

EECS141

Lecture #4

28

## *Impact on Performance?*

EECS141

Lecture #4

29

## *Impact on Power/Energy*


EECS141

Lecture #4

30

stage? four

## The Next Question: Inverter Chain



□ For some given  $C_L$ :

- How many stages are needed to minimize delay? *two*
- How to size the inverters?

第一个反相器的尺寸最小，接着从左往右的反相器依次递增。

□ Anyone want to guess the solution?

EECS141


Lecture #4

31

## Careful about Optimization Problems

□ Get fastest delay if build one **very** big inverter

- So big that delay is set only by self-loading



□ Likely not the problem you're interested in

- Someone has to drive this inverter...

EECS141

Lecture #4

32



## *Engineering Optimization Problems in General*

- Need to have a set of constraints
- Constraints key to:
  - Making the result useful
  - Making the problem have a 'clean' solution
- For sizing problem:
  - Need to constrain size of first inverter

EECS141

Lecture #4

33

## *Delay Optimization Problem #1*

- You are given:
  - A fixed number of inverters
  - The size of the first inverter
  - The size of the load that needs to be driven
- Your goal:
  - Minimize the delay of the inverter chain
- Need model for inverter delay vs. size

EECS141

Lecture #4

34

PMOS的size/wide一般是NMOS的两倍，这样才能使这两个transistor的电阻相同。  
 单位面积的电容由氧化物的厚度决定。增加较薄的氧化物的厚度的stages和改变transistor的电阻数值一样。  
 因此，结果是单位面积的电容都是一样的，但是PMOS的电容是栅极的两倍。  
 栅极的单位面积的电容=栅极的单位长度电容=栅极的单位宽度电容= $C_g$ =单位面积电容=漏极/源极的单位面积电容

栅极单位面积的电容由栅极面积和单位面积电容决定

## Inverter Delay


$$\text{Delay: } t_{pHL} = (\ln 2) R_N C_L \quad t_{pLH} = (\ln 2) R_P C_L$$

□ Assume we want equal rise/fall delays

$$t_{pHL} = t_{pLH}$$

- Need approximately equal resistances,  $R_N = R_P$
- PMOS approximately 2 times larger resistance for same size;
- Must make PMOS 2 times wider,  $W_P = 2W_N = 2W$
- $t_p = (\ln 2) (R_{inv}/W) C_L$  with  $R_{inv}$  resistance of minimum size NMOS

因为device是NMOS的W倍宽，所以其阻值是NMOS的1/W。



Loading on the previous stage:  $C_{in} = WC_{g,inv} = W(3C_g)$

$$C_{pd} = 2C_{nd}$$

$$C_{pg} = 2C_{ng}$$


$$C_{ps} = 2C_{ns}$$

EECS141

Lecture #4

35

## Inverter Delay Model



$$R = R_{inv}/W$$

$$C_{int} = W(3C_d) = WC_{dinv}$$

$C_d$ 为漏极单位面积电容， $C_{dinv}$ 为反相器的栅极的单位面积电容。

Replace  $\ln(2)$  with  $k$  (a constant):

$$\text{Delay} = kR(C_{in} + C_L)$$

$$\text{Delay} = k(R_{min}/W)(WC_{dinv} + C_L)$$

使晶体管变大，虽然使晶体管电阻变小，但是会使晶体管的内部电容变大，从而导致晶体管的内部延迟会保持不变。但是外部电容是固定的，因此会导致整体延迟减少。


$$R_{min} = R_{inv}$$

EECS141

Lecture #4

36

## Inverter with Load



$$\begin{aligned}
 \text{Delay} &= kR C_{in} (C_{int}/C_{in} + C_L/C_{in}) \\
 &= kR_{min} C_{ginv} [C_{dinv}/C_{ginv} + C_L/(WC_{ginv})] \\
 &= \text{Delay (Internal)} + \text{Delay (Load)} \\
 C_{dinv}/C_{ginv} &= \gamma = \text{Constant independent of size} \quad \text{大部分这个常数约为1}
 \end{aligned}$$

s: 源极 g: 栅极 d: 漏极 inv: inverter

EECS141

Lecture #4

37

## Delay Formula

$$\text{Delay} \sim R_W (C_{int} + C_L)$$

$$t_p = kR_W C_{in} (C_{int}/C_{in} + C_L/C_{in}) = t_{inv} (\gamma + f)$$

如果fanout=0,那么f=0.

$$C_{int} = \gamma C_{in} \quad (\gamma \approx 1 \text{ for CMOS inverter})$$

$$f = C_L/C_{in} - \text{electrical fanout}$$

$$t_{inv} = kR_{min} C_{ginv} \quad \text{=the delay of the minimum inverter without any CL}$$

**$t_{inv}$  is independent of sizing of the gate!!!**

EECS141

Lecture #4

38