Lab 6 综合设计 report


PB21111681 朱炜荣

实验目的与内容


- 1. 学会 Cache 基本原理、结构、设计和调试方法
- 2. 掌握 CPU 输入/输出的编址和控制方式
- 3. 熟练掌握数据通路和控制器的设计和描述方法
- 4. 掌握有关 CPU 的 MMIO 外设输入输出的处理

逻辑设计

1. 实验的主体数据通路为:



2. DCache 中存在着 7 个状态的有限状态机



对应的 DMEM 中有着与 Dcache 对称分布(即读写交错)的有限状态机。

3. 请贴出较为核心的代码设计代码,并加以解释说明。

有关 Cache 的处理代码:

```
1. `timescale 1ns / 1ps
2.
   3. // Company:
  // Engineer:
5. //
   // Create Date: 2023/06/04 17:10:49
7. // Design Name:
8.
  // Module Name: Dcache
9. // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
```

```
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
21.
22. //直接相联 Cache 8 行 一块 4 字 共 1KB
23. module Dcache(
24.
        output [63:0] debug_data,
25. input clk,
26.
        input rstn,
     input we_r,
27.
                       //外部读信号
28.
                       //外部写信号
        input we_w,
29. input [31:0] addr, //外部尝试地址
30.
        input [31:0] din,
                           //外部输入
31.
      // input [31:0] addr_exchange_in, //用于交换的输入值地址
32.
        input [31:0] data_exchange_in,
                                   //用于交换的输入值
33.
        input ready DM, //Mem 的 ready 信号
34.
                          //Mem 的 valid 信号
        input valid DM,
35.
        output reg[31:0] dout, //外部输出
                                      //用于交换的输出值
36.
        output reg [31:0] addr_exchange_out,
     output reg [31:0] data_exchange_out, //用于交换的输出值地址
37.
38.
        output valid_DC,
                           //Cache 的 valid 信号
39. output ready_DC, //Cache 的 ready 信号
40.
                           //控制流水线的信号
        output signal,
41.
      output reg [1:0] state
42. );
43. reg [7:0] valid = 8'b0;
44. reg [24:0] tag [0:7];
                       //32 - 3 - 2 - 2 = 25
45. reg [127:0] cache_data [0:7];
46. reg [31:0] miss_time = 32'b0;
47. reg [31:0] ls_time = 32'b0;
48.
49. wire [1:0] offset = addr[3:2];
50. wire [2:0] mark = addr[6:4];
51. wire hit =(valid[mark] != 0) && (tag[mark] == addr[31:7]) && (we_r || we_w) && (addr < 32')
  h7f00) && (addr >= 32'h2000);
52. // wire [7:0] part = (offset == 2'b00)?0:(offset == 2'b01)?32:(offset == 2'b10)?64:96;
53.
54. parameter Work = 3'b000;
55. parameter Read_for_valid = 3'b001;
56. parameter Read_for_ready = 3'b010;
57. parameter Read = 3'b011;
58. parameter Write_for_valid = 3'b100;
59. parameter Write_for_ready = 3'b101;
60. parameter Write = 3'b110;
61.
```

```
62. reg [2:0] current_state = Work;
63. reg [2:0] next_state = Work;
64. reg my_ready = 0;
65. reg my_valid = 0;
66. reg done = 1;
67. reg [2:0] count = 3'b0;
68.
69. assign signal = done;
70. assign valid_DC = my_valid;
71. assign ready_DC = my_ready;
72.
73. always @(posedge clk,negedge rstn)
74. begin
75. if(!rstn)begin
76.
             current_state <= Work;</pre>
77.
78.
         else begin
79.
       current_state <= next_state;</pre>
80.
         end
81. end
82.
83. always @(*)
84. begin
85. if(!rstn)begin
86.
             next_state = Work;
87.
             addr_exchange_out = 32'b0;
88.
             data_exchange_out = 32'b0;
89.
             dout = 32'b0;
90.
             state = 2'b00;
91.
             done = 1;
92.
         end
93.
         else begin
94.
             addr_exchange_out = 32'b0;
95.
             data_exchange_out = 32'b0;
96.
             dout = 32'b0;
97.
             case (current_state)
98.
                 Work: begin
99.
                   state = 2'b00;
100.
                     if(hit == 1)begin
101.
                        next_state = Work;
102.
                        done = 1;
103.
                        if(we_r == 1)begin
104.
                        case(offset)
105.
                            2'b00: begin
106.
                                dout = cache_data[mark][31:0];
107.
108.
                            2'b01:
109.
                             begin
```

```
110.
                               dout = cache_data[mark][63:32];
111.
                            end
112.
                            2'b10:
113.
                            begin
114.
                               dout = cache_data[mark][95:64];
115.
116.
                            2'b11:
117.
                            begin
118.
                               dout = cache_data[mark][127:96];
119.
120.
                        endcase
121.
                    end
122.
                    end
123.
                    else begin
124.
                        if((we_r == 1 \mid | we_w == 1) \& (addr < 32'h7f00) \& (addr >= 32'h2000)
   )begin
125.
                            done = 0;
126.
                            if(valid[mark] == 1)
127.
                            next_state = Write_for_ready;
128.
129.
                           next_state = Read_for_ready;
130.
                        end
131.
                        else begin
132.
                            next_state = Work;
133.
                            done = 1;
134.
                        end
135.
                    end
136.
                 end
137.
                 Read_for_ready:begin
138.
                    state = 2'b10;
139.
                    done = 0;
140.
                    if(valid DM == 1)
141.
                       next_state = Read_for_valid;
142.
                    else
143.
                    next_state = Read_for_ready;
144.
                 end
145.
                 Read_for_valid:begin
146.
                    state = 2'b10;
147.
                    done = 0;
148.
                    if(my_ready == 1)
149.
                    next_state = Read;
150.
151.
                    next_state = Read_for_valid;
152.
                 end
153.
                 Read:begin
154.
                    addr_exchange_out = addr;
155.
                    state = 2'b10;
156.
                    done = 0;
```

```
157.
                     if(count == 3'b100)
158.
                         next_state = Work;
159.
160.
                         next_state = Read;
161.
                 end
162.
                 Write_for_ready:begin
163.
                     state = 2'b01;
164.
                     done = 0;
165.
                     if(my_valid == 1)
166.
                         next_state = Write_for_valid;
167.
168.
                         next_state = Write_for_ready;
169.
                 end
170.
                 Write_for_valid:begin
171.
                     state = 2'b01;
172.
                     done = 0;
173.
                     if(ready_DM == 1)
174.
                         next_state = Write;
175.
176.
                         next_state = Write_for_valid;
177.
                 end
178.
                 Write:begin
179.
                     state = 2'b01;
180.
                     done = 0;
181.
                     case(count)
182.
                     3'b000:begin
183.
                         data_exchange_out = cache_data[mark][31:0];
184.
                         addr_exchange_out = {tag[mark],mark[2:0],2'b00,2'b00};
185.
                     end
186.
                     3'b001:begin
187.
                         data_exchange_out = cache_data[mark][63:32];
188.
                         addr_exchange_out = {tag[mark], mark[2:0], 2'b01, 2'b00};
189.
                     end
190.
                     3'b010:begin
191.
                         data_exchange_out = cache_data[mark][95:64];
192.
                         addr_exchange_out = {tag[mark],mark[2:0],2'b10,2'b00};
193.
                     end
194.
                     3'b011:begin
195.
                         data_exchange_out = cache_data[mark][127:96] ;
196.
                         addr_exchange_out = {tag[mark],mark[2:0],2'b11,2'b00};
197.
                         state = 2'b11;
198.
                     end
199.
                     endcase
200.
                     if(count == 3'b100)
201.
                        next_state = Read_for_ready;
202.
203.
                     next_state = Write;
204.
                 end
```

```
205.
                  default:begin
206.
                      next_state = Work;
207.
                      state = 2'b00;
208.
                      done = 1;
209.
                  end
210.
              endcase
211.
212.
          end
213. end
214.
215.
216. always@(posedge clk,negedge rstn)
217. begin
218.
          if(!rstn)begin
219.
              my_valid <= 0;</pre>
220.
              my_ready <= 0;</pre>
221.
              count <= 3'b000;</pre>
222.
              miss_time <= 32'b0;</pre>
223.
              ls_time <= 32'b0;</pre>
224.
          end
225.
          else begin
226.
          case (current_state)
227.
              Work:begin
228.
                  if(hit == 1) begin
229.
                      ls_time <= ls_time + 1'b1;</pre>
230.
                      if(we_w == 1)begin
231.
                          case(offset)
232.
                              2'b00: begin
233.
                                  cache_data[mark][31:0] <= din;</pre>
234.
                              end
235.
                              2'b01:
236.
                               begin
237.
                                  cache_data[mark][63:32] <= din;</pre>
238.
                              end
239.
                              2'b10:
240.
                               begin
241.
                                  cache_data[mark][95:64] <= din;</pre>
242.
                              end
243.
                              2'b11:
244.
                               begin
245.
                                   cache_data[mark][127:96] <= din;</pre>
246.
                              end
247.
                           endcase
248.
                      end
249.
                  end
250.
                  else begin
251.
                  if((we_r == 1 \mid | we_w == 1) \& (addr < 32'h7f00) \& (addr >= 32'h2000))begin
252.
                      miss time <= miss time + 1;</pre>
```


```
253.
                      if(valid[mark] == 1)begin
254.
                           my_valid <= 1;</pre>
255.
256.
                       else begin
257.
258.
259.
                  end
260.
                  else begin
261.
262.
                  end
263.
264.
                  end
265.
              end
266.
              Read_for_ready:begin
267.
                  if(valid_DM == 1)
268.
                      my_ready <= 1;</pre>
269.
              end
270.
              Read_for_valid:begin
271.
                  if(my_ready == 1)begin
272.
                       count <= 3'b0;</pre>
273.
                      // addr_exchange_out <= addr;</pre>
274.
                  end
275.
              end
276.
              Read:begin
277.
                  case(count)
278.
                       3'b001:begin
279.
                          cache_data[mark][31:0] <= data_exchange_in;</pre>
280.
                      end
281.
                      3'b010:begin
282.
                           cache_data[mark][63:32] <= data_exchange_in;</pre>
283.
                      end
284.
                       3'b011:begin
285.
                           cache_data[mark][95:64] <= data_exchange_in;</pre>
286.
                       end
287.
                      3'b100:begin
288.
                           cache_data[mark][127:96] <= data_exchange_in;</pre>
289.
                           tag[mark][24:0] <= addr[31:7];</pre>
290.
                           valid[mark] <= 1;</pre>
291.
                      end
292.
                       default:begin
293.
294.
                      end
295.
                  endcase
296.
                  if(count == 3'b100) begin
297.
                      my_ready <= 0;</pre>
298.
                      my_valid <= 0;</pre>
299.
                      count <= 0;
300.
                  end
```

```
301.
                   else begin
302.
                       count <= count + 3'b1;</pre>
303.
304.
               end
305.
              Write_for_ready:begin
306.
                   if(my_valid == 1)begin
307.
308.
                   end
309.
310.
              Write_for_valid:begin
311.
                   if(ready_DM == 1)begin
312.
                       count <= 3'b0;</pre>
313.
314.
               end
315.
              Write:begin
316.
                   if(count == 3'b100) begin
317.
                       // valid[mark] <= 1;</pre>
318.
                       my_ready <= 0;</pre>
319.
                       my_valid <= 0;</pre>
320.
                       count <= 0;</pre>
321.
                  end
322.
                   else begin
323.
                       count <= count + 2'b1;</pre>
324.
                   end
325.
               end
326.
               default: begin
327.
328.
               end
329.
          endcase
330.
          end
331.
332. end
333.
335. assign debug_data = {miss_time,ls_time};
336, endmodule
```

其中用的是三段式米粒型有限状态机,主要是处理了各种状态下与 MEM 如何交换数据、与 CPU 如何交换数据以及 Dcache 如何维护自身的 tag、valid 和 cache_data 等各种寄存器。具体的设计思路来自于上面给出的有限状态机和课本中关于直接相联 Cache 的介绍。例如,判断 Cache 是否命中时不仅仅要判断 tag 标签,还需要查看当前行是否有效。同时由于 Dmem 中使用的是块式存储器,读写都需要延迟一个时钟周期,所以在握手协议完成之后,Cache 中数据的修改相较于 DMem 中对于读取地址的处理要晚上一个时钟周期。但是在写入时由于时钟延迟时间充足,在进行数据的传输交换时是同频地处理地址和数据。


电路设计与分析


下面是在编写二路组相联和直接相联程序时仿照的 Cache 数据通路图



测试结果与分析

首先是直接相联的 Cache,这里输入的生成数组长度为 1000,即十六进制下的 3e8;第一个数设置为 35,即十六进制下的 23。直接相联的命中率较低,所以程序运行的会比较慢,大概 4-5 分钟可以跑完一次,以下为上板情况展示:





然后是二路组相联的 Cache(在 Verilog 程序中需要更改选用的模块),以下为上板子的情况:





不难看出失误率大概为之前的 1/2。这也符合我们对于 1000 个数排序的预期。由于需要访存 1001 个地址的数据,而两种 Cache 的容量大小均为 1KB,而我采用的冒泡排序的算法需要固定数组中的一个数,然后依次与后面的数比较大小,这样的情况下,二路组相联借助两个 tag 的灵活性,大幅度降低了自身的失误率。

总结

在本次实验中,我从零到有地学习、理解、构建了两种 1KB 地 Cache,同时又仿照着给出的 PDU 仿制了一个自己的 IOU 外设处理单元。总的来说收获颇丰,学习到了很多新东西,也掌握了有关 Cache 工作的有限状态机,以及失效时与存储器之间如何进行握手协议处理。在 MMIO 的处理中,我进一步理解了外设输入输出、CPU 和汇编程序之间的关系,也复习了之前在 ICS 课上学到的轮询处理方法。作为一个长达三周的 Verilog 收尾实验,总体的过程并不是很顺利,出现了许许多多我从未设想过的 bug,如 IOU 处理单元的时钟应与 CPU 调试时钟分开、Cache 与Mem 之间握手的对应关系甚至是 Cache 的出现对于流水线停顿的影响等等。自主地发现并解决问题后,感觉又学到了很多,甚至萌生了明年去当数电实验助教的想法。虽然收官并不完美,但是我依旧觉得值得了,大二的课程让我真真正正可以实现徒手搭 CPU 的愿景,感谢老师和助教的付出,至于 Vivado 还是别再见了吧。