

Lab 2 寄存器堆与存储器及其应用报告

PB21111681 朱炜荣


实验目的与内容

本次实验的主要目的为帮助回忆有关分布式存储器、IP 核使用和例化的有关知识，同时掌握寄存器堆和存储器的功能、时序及其应用。同时进一步熟练掌握数据通路和控制器的设计与编写实现。


同时实验提供了一个串口调试的程序和 SDU 代码，希望大家通过这次实验可以简单地了解有关串口调试单元和调试指令的有关知识。

逻辑设计

数据通路以 RTL 电路代替：



程序的状态转换图如下：



其中较为核心的代码为，状态机的状态转移与冒泡排序之间的关联，代码如下：

```

1.  always@(*) begin
2.      if(!rstn) begin
3.          addr1_s = 5'b0;
4.          addr2_s = 5'b0;
5.          next_state = S0;
6.          flag = 0;
7.          done = 0;
8.      end
9.      else begin
10.         next_state = current_state;
11.         case (current_state)

```

```
12.         S0:begin
13.             done = 1 ;
14.             addr1_s = 5'b0;
15.             addr2_s = 5'b0;
16.             if(run) begin
17.                 next_state = S1;
18.                 flag = 1;
19.             end
20.             else begin
21.                 flag = 0;
22.             end
23.         end
24.         S1: begin
25.             done = 0;
26.             addr1_s = 5'b0;
27.             addr2_s = 5'b0;
28.             flag = 1;
29.             if(r_value1 <= 1)
30.                 next_state = S7;
31.             else
32.                 next_state = S2;
33.             end
34.         S2: begin
35.             done = 0;
36.             addr1_s = i;
37.             addr2_s = j;
38.             flag = 1;
39.             if(r_value1 > r_value2)
40.                 next_state = S3;
41.             else
42.                 next_state = S5;
43.             end
44.         S3:begin
45.             done = 0;
46.             addr1_s = i;
47.             addr2_s = 5'b0;
48.             next_state = S4;
49.             flag = 1;
50.         end
51.         S4:begin
52.             done = 0;
53.             addr1_s = j;
54.             addr2_s = 5'b0;
55.             next_state = S5;
56.             flag = 1;
57.         end
58.         S5:begin
59.             done = 0;
```

```

60.         flag = 1;
61.         addr1_s = 5'b0;
62.         addr2_s = 5'b0;
63.         if(j >= sum)
64.             next_state = S6;
65.         else
66.             next_state = S2;
67.     end
68.     S6: begin
69.         done = 0;
70.         flag = 1;
71.         addr1_s = 5'b0;
72.         addr2_s = 5'b0;
73.         if(i >= sum - 1)
74.             next_state = S7;
75.         else
76.             next_state = S2;
77.     end
78.     S7:begin
79.         done = 1;
80.         next_state = S0;
81.         addr1_s = 5'b0;
82.         addr2_s = 5'b0;
83.         flag = 1;
84.     end
85.     default:begin
86.         done = 0;
87.         flag = 1;
88.         addr1_s = 5'b0;
89.         addr2_s = 5'b0;
90.     end
91. endcase
92. end
93. end
94.
95.
96. always@(posedge clk) begin
97.     case (current_state)
98.         S0: begin
99.             if(run) begin
100.                 count <= 16'b0;
101.                 we_s <= 0;
102.                 i <= 5'h1;
103.                 j <= 5'h2;
104.                 sum <= r_value1;
105.             end
106.
107.         end

```

```

108.      S1: begin
109.          count <= count + 1;
110.      end
111.      S2: begin
112.          count <= count + 1;
113.          num <= r_value1;
114.          //          num2 <= r_value2;
115.          if(r_value1 > r_value2) begin
116.              we_s <= 1;
117.              w_value_s <= r_value2;
118.          end
119.      end
120.      S3: begin
121.          count <= count + 1;
122.          we_s <= 1;
123.          w_value_s <= num;
124.      end
125.      S4: begin
126.          count <= count + 1;
127.          we_s <= 0;
128.      end
129.      S5: begin
130.          count <= count + 1;
131.          j <= j + 1;
132.      end
133.      S6: begin
134.          count <= count + 1;
135.          i <= i + 1;
136.          j <= i + 2;
137.      end
138.      S7: begin
139.          count <= count + 1;
140.      end
141.      default: begin
142.          count <= count;
143.      end
144.  endcase
145. end


```

其中 S0 状态是状态机的初始状态，这个时候程序会一致处在这个阶段并将读写等数据转交给 SDU 模块，而当 run 等于 1 时，程序将存储器读写权转交 SRT 模块。在 S1 状态，SRT 分别进行了 i, j 的初始化，并将要排序的数组长度赋值给 sum。然后依据排序长度来判断状态跳转，当长度小于等于 1 时，直接进入 S7 结束状态，若大于 1 则进入 S2 状态。S2 状态中程序将 i, j 的大小分别赋给 addr1 和 addr2，并在将读取的结果进行比较，通过比较大小的情况判断状态跳转情况。如果 i 处数值小于等于 j 处数值则直接跳到 S5 状态，相反地则会跳到 S3 状态。S3、S4 两个状态主要在进行数值修改的工作，将 i、j 两个地址的数值大小交换，无条


件跳转到 S5。S5 中主要进行了 j 的更新，如果 $j \geq \text{sum}$ 则跳至 S6，否则跳至 S2。S6 中进行了 i 的更新，如果 $i \geq \text{sum} - 1$ 则跳至结束状态 S7，否则跳至 S2。S5 和 S6 两个状态的判断实现了冒泡排序的循环部分，S2 的大小比较实现了排序。


仿真结果与分析

Register 的仿真结果如下：



SRT 的仿真结果如下：





Register 的仿真文件为:

```

1. `timescale 1ns / 1ps
2. //////////////////////////////////////
/
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 2023/04/09 20:23:55
7. // Design Name:
8. // Module Name: test_branch
9. // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
20. //////////////////////////////////////
/
21.
22.
23. module test_branch();
24. reg clk,we;
25. reg [4:0] ra1,ra2,wa;
26. reg [31:0] wd;
27. wire [31:0] rd1,rd2;

```

```

28. register_file test(
29.     .clk(clk),
30.     .ra1(ra1),
31.     .ra2(ra2),
32.     .rd1(rd1),
33.     .rd2(rd2),
34.     .wa(wa),
35.     .wd(wd),
36.     .we(we)
37. );
38.
39. always #10 clk = ~clk;
40. always #40 we = ~we;
41.
42. initial begin
43.     clk = 0; we = 0; ra1 = 5'b0; ra2 = 5'b0; wa = 5'b0; wd = 32'b0;
44.     #12 ra1 = 5'b1; ra2 = 5'b10001; wa = 5'b0; wd = 32'hff;
45.     #12 ra1 = 5'b10; ra2 = 5'b10010; wa = 5'b0; wd = 32'hff;
46.     #12 ra1 = 5'b1; ra2 = 5'b10001; wa = 5'b0; wd = 32'hff;
47.     #12 ra1 = 5'b0; ra2 = 5'b10001; wa = 5'b0; wd = 32'hff;
48.     #12 ra1 = 5'b0; ra2 = 5'b10011; wa = 5'b0; wd = 32'hff;
49.     #12 ra1 = 5'b100; ra2 = 5'b10100; wa = 5'b1; wd = 32'hfe;
50.     #12 ra1 = 5'b101; ra2 = 5'b10101; wa = 5'b10; wd = 32'hfd;
51.     #12 ra1 = 5'b110; ra2 = 5'b10110; wa = 5'b11; wd = 32'hfc;
52.     #12 ra1 = 5'b0; ra2 = 5'b1; wa = 5'b100; wd = 32'hfb;
53.     #12 ra1 = 5'b10; ra2 = 5'b11; wa = 5'b101; wd = 32'hfa;
54.     #12 ra1 = 5'b100; ra2 = 5'b101; wa = 5'b110; wd = 32'hf9;
55. end
56.
57.
58. endmodule

```

仿真文件中故意修改了 0 号寄存器的数值，并在修改完之后读取它，我们发现读取得到的数值依旧为 0，所以实验要求的寄存器堆的 0 号寄存器内容恒定为 0 实现了，同时通过观察仿真文件，写优先的读取模式也被实现。

SRT 的仿真文件为：

```

1. `timescale 1ns / 1ps
2. //////////////////////////////////////
/
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 2023/04/10 16:12:47
7. // Design Name:

```



```

8. // Module Name: test_branch
9. // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
20. //////////////////////////////////////
/
21.
22.
23. module test_branch();
24. reg clk = 0,rstn,run,clk_ld = 1,we;
25. reg [31:0] din,addr;
26. wire done;
27. wire [15:0] cycles;
28. wire [31:0] dout;
29.
30. SRT sort(
31.     .clk(clk),
32.     .rstn(rstn),
33.     .run(run),
34.     .done(done),
35.     .cycles(cycles),
36.     .addr(addr),
37.     .dout(dout),
38.     .din(din),
39.     .we(we),
40.     .clk_ld(clk_ld)
41. );
42.
43. always #10 clk = ~clk;
44. always #15 clk_ld = ~clk_ld;
45. always #5000 run = ~run;
46. always begin #500 addr = addr + 1; din = din - 1; end
47. initial begin
48.     rstn = 1; run = 0;
49.     #100 run = 1;
50.     #1000 din = 32'hffff;addr = 32'h000f;we = 1;
51.     #40 din = 32'h1111;addr = 32'h0000;we = 1;
52.     #40 din = 32'haaaa;addr = 32'h0008;we = 1;
53.     #40 din = 32'h1111;addr = 32'h0000;we = 0;
54.     #40 we = 1;

```


```

55.   end
56.
57. endmodule


```

其中我们先对例化的数据进行排序，并得到一个 `cycles` 数值，之后我们再利用 SDU 传导的数值改写数组中的数值，然后再进行排序查看 `cycles` 是否有所改变，同时到最后我们保持所有的数据不变，再查看 `cycles` 的数值是否是一致的。


电路设计与分析





以下为 SRT 模块的 RTL 电路图：





测试结果与分析




















首先第一张图展示了上板子的初始情况。分布式存储器在例化时存储的第一位是 31，代表我要排 31 个数的数组。然后接下来是 31 到 1 降序排列的数组。通过串口也可以看出存储情况。然后我们运行 run 的指令，板子上通过 16 位的 led 显示了 cycles 的情况。利用串口的 D 指令，我们发现 31 位的数组已经变成了升序排列的顺序。当我们再按几次 run 按钮后，发现 cycles 的大小一致，同时远远小于第一次排序的 cycles 大小。接着我们利用串口修改地址的数值，改为要排 7 个数，并修改了前两位数的值，利用串口展示修改情况。然后再按一次 run 按钮，通过板子我们可以发现 cycles 的大小又一次发生了变化，同时会比排 31 个数要小很多。排序完成之后利用串口发现排序又完成了，同时再按几次 run 按钮，cycles 也不再变化，且比第一次不再变化的数值小很多。

总结

总结：在本次实验中，我加深了对于分布式存储器的学习理解、同时也进一步了解了关于一些多端口存储器堆端口的含义。同时逐渐回忆起了有关 IP 核的相关知识。初步简单地了解了有关串口和 SDU 工作原理和指令的有关知识。本次实验我进一步理解了数据通路的美妙，以及顶端封装对于一名普通程序员的友好之处。

本次实验的体验比实验一好一些（也可能是这次检查实验较早的缘故，有时间改掉程序的 bug），不过在实验过程中，我还是自己写出了锁存器的 bug，同时收到 ppt 实验文档的影响，我接错了 rxd 和 txd 的串口，在很长的一段时间里我都以

为是自己程序的逻辑问题，直到我试着修改了输入输出接口的顺序。一切都变得正常了。上次实验中让自己陷入困境的 btn 信号去毛刺的问题，在本次实验中迎刃而解。果然人就是在不断地磨砺中一步步成长的吧。在这里依旧小小的吐槽一下实验文档上下文连接性的问题，能否再详尽一些，以及拼写错误这样的错误能否有人专门负责矫正一下，否则因此而昏头转向的同学们真的失去了实验的体验。