

Lab 1 运算器及其应用 报告

PB21111681 朱炜荣


实验目的与内容

本次实验的主要目的在于帮助大家回忆 Verilog 的相关语法、Verilog 的编程结构和技巧。同时给第一次接触到板子的同学一个熟悉使用板子的机会。掌握数据通路和控制器的设计方法。

实验的内容主要包括自己编写一个 ALU（算术逻辑单元），并进行仿真测试；完成 MAV 的逻辑设计、仿真和下载测试，并查看 RTL 电路图，以及实现电路资源和时间性能报告。


逻辑设计

模块的框图和数据通路如下所示：



其中 `state_control` 是一个由时钟和 `en` 控制的时序逻辑程序，用来控制输入和输出的数据选择，`index` 为 64 位的寄存器用来记录每次读入的数据值。选择用四个 ALU 来完成程序是因为题目中要求了计算在单周期内完成。

程序实现的状态转换图如下：



其中较为核心的代码为两段式摩尔型状态机的 Verilog 实现。

```

1.  always @(posedge clk,posedge rstn_clear) begin
2.      if(!rstn_clear) begin
3.          current_state <= S0;
4.      end
5.      else begin
6.          current_state <= next_state;

```

```

7.     end
8. end
9.
10. always@(*) begin
11.     next_state = current_state;
12.     if(!rstn_clear) begin
13.         index = 64'b0;
14.         m0 = 16'b0;
15.         next_state = S0;
16.     end
17.     else
18.         case (current_state)
19.             S0:begin //复位设置数值
20.                 if(en_clear) begin
21.                     m0 = d;
22.                     index[63:48] = d;
23.                     next_state = S1;
24.                 end
25.                 else begin
26.                     m0 = 16'b0;
27.                     next_state = S0;
28.                 end
29.             end
30.             S1:begin //第一次输入成功
31.                 if(en_clear)begin
32.                     m0 = d;
33.                     index[47:32] = d;
34.                     next_state = S2;
35.                 end
36.                 else begin
37.                     m0 = index[63:48];
38.                     index = index;
39.                     next_state = S1;
40.                 end
41.             end
42.             S2:begin //第二次输入成功
43.                 // next_state = current_state;
44.                 // index = {index[63:32],32'b0};
45.                 if(en_clear)begin
46.                     m0 = d;
47.                     index[31:16] = d;
48.                     next_state = S3;
49.                 end
50.                 else begin
51.                     m0 = index[47:32];
52.                     index = index;
53.                     next_state = S2;
54.                 end

```

```

55.         end
56.     S3:begin
57.         // next_state = current_state;
58.         // index = {index[63:16],16'b0};
59.         if(en_clear) begin
60.             m0 = d;
61.             index[15:0] = d;
62.             next_state = S4;
63.         end
64.         else begin
65.             m0 = index[31:16];
66.             index = index;
67.             next_state = S3;
68.         end
69.     end
70.     S4:begin
71.         if(en_clear) begin
72.             index[63:48] = d;
73.             m0 = out[15:0];
74.             next_state = S5;
75.         end
76.         else begin
77.             m0 = out[15:0];
78.             index = index;
79.             next_state = S4;
80.         end
81.     end
82.     S5: begin
83.         if(en_clear) begin
84.             index[47:32] = d;
85.             m0 = out[15:0];
86.             next_state = S6;
87.         end
88.         else begin
89.             m0 = out[15:0];
90.             index = index;
91.             next_state = S5;
92.         end
93.
94.     end
95.     S6: begin
96.         if(en_clear) begin
97.             index[31:16] = d;
98.             m0 = out[15:0];
99.             next_state = S7;
100.        end
101.        else begin
102.            next_state = S6;

```

```


103.             index = index;
104.             m0 = out[15:0];
105.         end
106.     end
107.     S7: begin
108.         if(en_clear) begin
109.             index[15:0] = d;
110.             m0 = out[15:0];
111.             next_state = S4;
112.         end
113.         else begin
114.             m0 = out[15:0];
115.             index = index;
116.             next_state = S7;
117.         end
118.     end
119. endcase
120. end

```


两段式的有限状态机实现中只使用两个 **always** 模块，一个用来处理状态转移的时序逻辑，即处理状态的变化和复位设值；另一个用来描述计算和赋值的组合逻辑，主要包括将读入数据保存起来，并在合适的时候对 4 个 16 位数进行求和取平均值，同时根据输入信号的变化来判断下一个周期的状态应该是什么。

仿真结果与分析

以下为实验两个部分的仿真结果：



ALU 仿真1



MAV 仿真1

ALU 的仿真文件代码:

```

1.  `timescale 1ns / 1ps
2.  //////////////////////////////////////
/
3.  // Company:
4.  // Engineer:
5.  //
6.  // Create Date: 2023/03/30 17:22:24
7.  // Design Name:
8.  // Module Name: test_banch
9.  // Project Name:
10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
20. //////////////////////////////////////
/
21.
22.

```

```

23. module test_banch();
24.
25. reg [31:0] a = 32'b0;
26. reg [31:0] b = 32'b100;
27. reg [2:0] f = 3'b000;
28. wire [2:0]t;
29. wire [31:0]out;
30.
31. ALU test(.a(a),.b(b),.f(f),.t(t),.y(out));
32.
33. initial begin
34.     #10 a = 32'b0000_0000_0000_0000_0000_0000_1000_1000; b = 32'b0000_0000_0000_0
000_0000_0000_1100_1000; f = 3'b000;
35.     #10 a = 32'b0000_0000_0000_0000_0000_0000_1000_1000; b = 32'b1000_0000_0000_0
000_0000_0000_1000_1000; f = 3'b000;
36.     #10 a = 32'b1000_0000_0000_0000_0000_0000_1000_1000; b = 32'b1000_0000_0000_0
000_0000_0000_1000_1000; f = 3'b000;
37.     #10 a = 32'b0000_0000_0000_0000_0000_0000_1000_1000; b = 32'b0000_0000_0000_0
000_0000_0000_1000_1000; f = 3'b000;
38.     #10 a = 32'b1000_0000_0000_0000_0000_0000_1000_1000; b = 32'b0000_0000_0000_0
000_0000_0000_1100_1000; f = 3'b000;
39.     #20 f = 3'b001;
40.     #20 f = 3'b010;
41.     #20 f = 3'b011;
42.     #20 f = 3'b100;
43.     #20 f = 3'b101;
44.     #20 f = 3'b110;
45.     #20 f = 3'b111;
46.
47. end
48. endmodule

```

ALU 的仿真文件较为简单，因为自身的逻辑为简单的组合逻辑，设置数据时只需要遍历各种可能的情况即可，问题主要出在 Verilog 会默认一个数据的类型为无符号数，为了简单的实现有符号数的位移，所以要在输入时进行数据类型转换。以及在做减法中对于各类数据数据的遍历也需要花一些心思。

MAV 的仿真文件代码：

```

1. `timescale 1ns / 1ps
2. //////////////////////////////////////
/
3. // Company:
4. // Engineer:
5. //
6. // Create Date: 2023/04/01 15:13:27
7. // Design Name:
8. // Module Name: test_banch
9. // Project Name:

```

```

10. // Target Devices:
11. // Tool Versions:
12. // Description:
13. //
14. // Dependencies:
15. //
16. // Revision:
17. // Revision 0.01 - File Created
18. // Additional Comments:
19. //
20. //////////////////////////////////////
/
21.
22.
23. module test_banch();
24. reg clk,rstn,en;
25. reg [15:0] d;
26. wire [15:0] m;
27. MAV mav(.clk(clk),.rstn(rstn),.en(en),.d(d),.m(m));
28. initial begin
29.     d = 16'hffff;
30.     clk = 0;
31.     en = 0;
32.     rstn = 0;
33. end
34. always #1 clk = ~clk;
35. always #640000 en = ~en;
36.
37. initial
38. begin
39.     #5 rstn = 1;
40.     #2000 d = 16'b0000_0000_0000_0010;
41.     #630000 d = 16'b0000_0000_0000_0010;
42.     #630000 d = 16'b0000_0000_0000_0011;
43.     #630000 d = 16'b0000_0000_0000_0011;
44.     #630000 d = 16'b0000_0000_0000_0101;
45.     #630000 d = 16'b0000_0000_0000_0010;
46.     #630000 d = 16'b000_0000_0000_0001;
47.     #630000 d = 16'b0000_0000_0000_0100;
48.     #630000 d = 16'b0000_0000_0000_0100;
49.     #630000 d = 16'b0000_0000_0000_0101;
50.     #630000 d = 16'b0000_0000_0000_0010;
51.     #630000 d = 16'b0000_0000_0000_0010;
52.     #630000 d = 16'b0000_0000_0000_0011;
53.     #630000 d = 16'b0000_0000_0000_0011;
54.     #630000 d = 16'b0000_0000_0000_0101;
55.     #630000 d = 16'b0000_0000_0000_0010;
56.     #630000 d = 16'b000_0000_0000_0001;

```



```

57.      #630000 d = 16'b0000_0000_0000_0100;
58.      #630000 d = 16'b0000_0000_0000_0100;
59.      #630000 d = 16'b0000_0000_0000_0101;
60.      #630000 d = 16'b0000_0000_0000_0100;
61.      #630000 d = 16'b0000_0000_0000_0100;
62.      #630000 d = 16'b0000_0000_0000_0101;
63.      #630000 d = 16'b0000_0000_0000_0010;
64.      #630000 d = 16'b0000_0000_0000_0010;
65.      #630000 d = 16'b0000_0000_0000_0011;
66.      #630000 d = 16'b0000_0000_0000_0011;
67.      #630000 d = 16'b0000_0000_0000_0101;
68.      #630000 d = 16'b0000_0000_0000_0010;
69.      #630000 d = 16'b000_0000_0000_0001;
70.      #630000 d = 16'b0000_0000_0000_0100;
71.      #630000 d = 16'b0000_0000_0000_0100;
72.      #630000 d = 16'b0000_0000_0000_0101;
73.  end
74.
75.
76.  endmodule

```

MAV 的仿真文件中每一个信号所需的时间都很长，这是因为自己的封装不当，在 MAV 这个模块中试图解决所有问题，于是需要对输入的信号进行取毛刺取边沿，而去毛刺如果持续时间很短的话就会有一次跳过两个状态的情况出现，这不是我们想看到的情况，于是在反复揣摩实验之下选择了仿真代码中的数据。

电路资源和时间性能

Hierarchy									
Name	Slice LUTs (63400)	Slice Registers (126800)	Slice (15850)	LUT as Logic (63400)	Block RAM Tile (135)	Bonded IPADs (2)	BUFIO (24)		
MAV	107	101	42	107	101	35	1		
alu_add1 (ALU)	15	0	5	15	0	0	0		
alu_add2 (ALU_0)	15	0	5	15	0	0	0		
alu_add3 (ALU_1)	16	0	5	16	0	0	0		
btr2 (single_edge)	52	2	17	52	0	0	0		
clear1 (filter)	5	16	5	5	0	0	0		
clear2 (filter_2)	4	16	5	4	0	0	0		

Tcl ConsoleMessagesLogReportsDesign RunsDRCMethodologyPowerTimingUtilization

Design Timing Summary

General Information

Timer Settings

Design Timing Summary

Clock Summary (1)

Check Timing (418)

Intra-Clock Paths

Inter-Clock Paths

Other Path Groups

User Ignored Paths

Unconstrained Paths

Setup

Hold

Pulse Width

Worst Negative Slack (WNS): 6.210 ns

Total Negative Slack (TNS): 0.000 ns

Number of Failing Endpoints: 0

Total Number of Endpoints: 72

Worst Hold Slack (WHS): 0.160 ns

Total Hold Slack (THS): 0.000 ns

Number of Failing Endpoints: 0

Total Number of Endpoints: 72

Worst Pulse Width Slack (WPWS): 4.500 ns

Total Pulse Width Negative Slack (TPWS): 0.000 ns

Number of Failing Endpoints: 0



Total Number of Endpoints: 38

All user specified timing constraints are met.

Timing Summary - Impl_1 (saved)

电路设计与分析

程序完整的 RTL 电路图如下：



其中模块的作用分别是：



ALU：算术逻辑单元，用于进行 32 位数的计算


Filter：用于去除上板子时按按钮出现的毛刺



Single_edge：仅仅令触发信号触发一次。


测试结果与分析

下面的图分别为依次输入 1、2、3、4 和 5 的结果，并利用 led 显示输出结果：









最开始的图片是板子的初始状态，led 全部为熄灭状态。

第二张图是将 1 输入进去之后的情况，led[0]亮起。同理第三、四张图分别为 2、3 输入进去之后 led 的亮起情况。

第五张图代表了将 4 输入之后，MAV 检测到已经够 4 个数，于是进行求平均值的运算。在程序看来 $1 + 2 + 3 + 4 = 10 = 4' b1001$ ，在右移两位之后将变为 $4' b0010$ ，与图片中展示的相同。

第六张图片又输入了一个 5. 此时 2、3、4、5 的和为 $14 = 4' b1110$ ，右移两位之后为 $4' b0011$ ，也与图片效果一致。

总结

在本次实验中，我重新熟悉了 Verilog 的语法和编写技巧（以及排版格式），同时初步探索了有关数据通路和模块化之间的关系与妙用。同时，在助教和老师的帮助下，进一步认识了有关两段式有限状态机和时序逻辑组合逻辑的概念和 Verilog 实现。并作为一名初学者，第一次在一块实际的板子上跑了自己的程序。过程中出现了很多的问题，比如最开始我将寄存器的赋值放在了时序逻辑中，我开始没有发现，在检查实验时被助教指出之后，发现在原有基础逻辑上无法改正，于是开始从底层修改逻辑，而且最开始我的状态机只有 4 个状态，在第 4 个状态时使用位移操作，这样会陷入一种僵局，因为赋值是放在组合逻辑中的，于是位移操作便无休止的进行下去直到 4 个数完全相同。于是我修改了状态机的状态数，保证了一次赋值只能影响寄存器中的一个数。但实际上板子的问题还是没有解决，在很长

一段时间里，我的板子在算完 1、2、3、4 之后再算 2、3、4、5 会得到 4 这样的奇怪答案，于是检查自己的状态转移，发现按一次跳转了两个状态，原来是去毛刺没有取干净，于是修改了信号有效所需周期数，发现终于一切正常。

建议：老师的实验文档能否再详细一些，本次实验的 PPT 总给我一种上下文接不上的感觉。以及老师能否考虑到一下有些同学上学期没接触过板子的情况（。以及 ppt 中部分代码有误，还望可以订正一下。

总代码如下：

MAV.v:

```
1.  `timescale 1ns / 1ps
2.
3.  module MAV(
4.      input  clk,      //时钟
5.      input  rstn,     //复位信号
6.      input  en,       //有效信号
7.      input  [15:0] d,  //输入数据
8.      output [15:0] m   //输出数据
9.
10. );
11. parameter S0 = 3'b000;
12. parameter S1 = 3'b001;
13. parameter S2 = 3'b010;
14. parameter S3 = 3'b011;
15. parameter S4 = 3'b100;
16. parameter S5 = 3'b101;
17. parameter S6 = 3'b110;
18. parameter S7 = 3'b111;
19.
20.
21. reg [2:0] current_state = S0;
22. reg [2:0] next_state = S0;
23. reg [63:0] index = 64'b0;
24. wire [31:0] out,out1,out2,out3;
25. wire [31:0] two = 32'b0000_0000_0000_0000_0000_0000_0000_0010;
26. reg [15:0] m0;
27. wire [2:0] t1,t2,t3,t4;
28. wire rstn_clear,en1,en_clear;
29.
30. ALU #(32) alu_add1(.a({16'b0,index[63:48]}),.b({16'b0,index[47:32]}),.f(3'b001),.y(out1),.t(t1));
31. ALU #(32) alu_add2(.a({16'b0,index[31:16]}),.b({16'b0,index[15:0]}),.f(3'b001),.y(out2),.t(t2));
32. ALU #(32) alu_add3(.a(out1),.b(out2),.f(3'b001),.y(out3),.t(t3));
```

```

33. ALU #(32) alu_div(.a(out3),.b(two),.f(3'b101),.y(out),.t(t4));
34.
35. filter clear1(.clk(clk),.button(rstn),.button_clean(rstn_clear));
36. // single_edge btn1(.clk(clk),.btn(rstn1),.btn_edge(rstn_edge)); //控制信号只进行激活一
    次
37. filter clear2(.clk(clk),.button(en),.button_clean(en1)); //去除按钮毛刺
38. single_edge btn2(.clk(clk),.btn(en1),.btn_edge(en_clear));
39.
40. always @(posedge clk,posedge rstn_clear) begin
41.     if(!rstn_clear) begin
42.         current_state <= S0;
43.     end
44.     else begin
45.         current_state <= next_state;
46.     end
47. end
48.
49. always@(*) begin
50.     next_state = current_state;
51.     if(!rstn_clear) begin
52.         index = 64'b0;
53.         m0 = 16'b0;
54.         next_state = S0;
55.     end
56.     else
57.         case (current_state)
58.             S0:begin //复位设置数值
59.                 if(en_clear) begin
60.                     m0 = d;
61.                     index[63:48] = d;
62.                     next_state = S1;
63.                 end
64.                 else begin
65.                     m0 = 16'b0;
66.                     next_state = S0;
67.                 end
68.             end
69.             S1:begin //第一次输入成功
70.                 if(en_clear)begin
71.                     m0 = d;
72.                     index[47:32] = d;
73.                     next_state = S2;
74.                 end
75.                 else begin
76.                     m0 = index[63:48];
77.                     index = index;
78.                     next_state = S1;
79.                 end

```



```

80.         end
81.     S2:begin    //第二次输入成功
82.         // next_state = current_state;
83.         // index = {index[63:32],32'b0};
84.         if(en_clear)begin
85.             m0 = d;
86.             index[31:16] = d;
87.             next_state = S3;
88.         end
89.     else begin
90.         m0 = index[47:32];
91.         index = index;
92.         next_state = S2;
93.     end
94. end
95. S3:begin
96.     // next_state = current_state;
97.     // index = {index[63:16],16'b0};
98.     if(en_clear) begin
99.         m0 = d;
100.        index[15:0] = d;
101.        next_state = S4;
102.    end
103.    else begin
104.        m0 = index[31:16];
105.        index = index;
106.        next_state = S3;
107.    end
108. end
109. S4:begin
110.     if(en_clear) begin
111.         index[63:48] = d;
112.         m0 = out[15:0];
113.         next_state = S5;
114.     end
115.     else begin
116.         m0 = out[15:0];
117.         index = index;
118.         next_state = S4;
119.     end
120. end
121. S5: begin
122.     if(en_clear) begin
123.         index[47:32] = d;
124.         m0 = out[15:0];
125.         next_state = S6;
126.     end
127.     else begin

```

```

128.             m0 = out[15:0];
129.             index = index;
130.             next_state = S5;
131.         end
132.
133.     end
134.     S6: begin
135.         if(en_clear) begin
136.             index[31:16] = d;
137.             m0 = out[15:0];
138.             next_state = S7;
139.         end
140.         else begin
141.             next_state = S6;
142.             index = index;
143.             m0 = out[15:0];
144.         end
145.     end
146.     S7: begin
147.         if(en_clear) begin
148.             index[15:0] = d;
149.             m0 = out[15:0];
150.             next_state = S4;
151.         end
152.         else begin
153.             m0 = out[15:0];
154.             index = index;
155.             next_state = S7;
156.         end
157.     end
158. endcase
159. end
160. assign m = {m0[15:0]};
161. endmodule

```

ALU.v:

```

1.  `timescale 1ns / 1ps
2.
3.  module ALU #(
4.      parameter WIDTH = 32      // 数据宽度
5.  )(
6.      input signed [WIDTH-1:0] a, b,      // 两操作数
7.      input [2:0] f,                    // 功能选择
8.      output reg [WIDTH-1:0] y,          // 运算结果
9.      output reg [2:0] t                  // 比较标志

```

```

10. );
11.
12. always@(*)begin
13.     case (f)
14.         3'b000: begin
15.             y = a - b;
16.             if(a[WIDTH-1] == b[WIDTH - 1])begin
17.                 if(a == b)
18.                     t = 3'b001;
19.                 else
20.                     t = (a>b)?3'b000:3'b110;
21.             end
22.         else
23.             t = (a[WIDTH-1] > b[WIDTH-1])?3'b010:3'b100;
24.         end
25.         3'b001: begin
26.             y = a + b;
27.             t = 3'b000;
28.         end
29.         3'b010: begin
30.             y = a & b;
31.             t = 3'b000;
32.         end
33.         3'b011: begin
34.             y = a | b;
35.             t = 3'b000;
36.         end
37.         3'b100: begin
38.             y = a ^ b;
39.             t = 3'b000;
40.         end
41.         3'b101: begin
42.             y = a >> b[4:0];
43.             t = 3'b000;
44.         end
45.         3'b110: begin
46.             y = a << b[4:0];
47.             t = 3'b000;
48.         end
49.         3'b111: begin
50.             y = a >>> b[4:0];
51.             t = 3'b000;
52.         end
53.     endcase
54.
55. end
56.
57. endmodule

```

Filter.v:

```
1.  `timescale 1ns / 1ps
2.
3.
4.  module filter(
5.      input clk,
6.      input button,
7.      output button_clean
8.  );
9.  reg [15:0] cnt;
10. always@(posedge clk) begin
11.     if(button==1'b0)
12.         cnt <= 16'h0;
13.     else if(cnt<16'b1111_0000_0000_0000)
14.         cnt <= cnt + 1'b1;
15. end
16. assign button_clean = cnt[15]&cnt[14]&cnt[13]&cnt[12];
17. endmodule
```

Single_edge.v:

```
1.  `timescale 1ns / 1ps
2.
3.  module single_edge(
4.      input clk,
5.      input btn,
6.      output btn_edge
7.  );
8.  reg btn1 = 1'b0;
9.  reg btn2 = 1'b0;
10. always@(posedge clk)
11. begin
12.     btn1 <= btn;
13. end
14. always@(posedge clk)
15. begin
16.     btn2 <= btn1;
17. end
18. assign btn_edge = btn1 & (~btn2);
19. endmodule
```

