
Lab 4 单周期 CPU 设计 report

PB21111681 朱炜荣


实验目的与内容

- 1. 熟悉并理解单周期 CPU 的工作流程
- 2. 进一步理解加深基础的 RISC-V 指令
- 3. 加深理解数据通路在 Verilog 代码的地位
- 4. 借助提供的串口学会检验指令和调试单周期 CPU 的能力

逻辑设计



数据通路如下所示:



我觉得单周期 CPU 中最重要的代码是控制信号的生成以及各个模块之间的数据通路,由于篇幅原因在这里只展示数据通路部分,每个小模块的用途已经用注释的方法标注在模块的前一行。


```
1. //PC_Mux1
2.
     Mux pc_mux1(
3. . choice(PCSrc),
4.
           .in0(PC),
5.
          .inl(rf_datal&32'hffff_fffe),
6.
           .out(PC c)
7. );
     //PC 自增
9. ALU pc_adder1(
10.
           .a(PC),
11.
          . b (32' h4),
12.
           .f(3'b001),
13.
         .y(ori_npc),
14.
           .t(t0)
15. );
16. //跳转与分支
17. ALU pc_adder2(
18.
           .a(PC_c),
19.
          .b(immediate),
```


```
20.
                                          .f(3'b001),
 21.
                                          .y(new_npc),
22.
                                          .t(t1)
23. );
 24.
                   //PC Mux2
25. Mux pc_mux2(
26.
                                          .choice(Branch & zero),
27.
                                         .in0(ori_npc),
28.
                                          .in1(new_npc),
29.
                                        .out(NPC)
30.
                );
31. //ImmGen
32.
                  ImmGen immgen(
33.
                                    .instruction(Instruction),
34.
                                          .imm(immediate)
35. );
36.
                    //指令存储器
37. text_memory IM(
38.
                                          .a(addr),
39.
                                          .d(din),
40.
                                          .dpra(PC[11:2]),
41.
                                         .clk(clk_work),
42.
                                          .we(we_im),
43.
                                         .spo(dout_im),
44.
                                          .dpo(Instruction)
45. );
46.
                   //数据存储器
47. data_memory DM(
48.
                                          .a(dm_add1_work),
49.
                                         .d(rf data2),
50.
                                          . \ dpra \ (\ (\ MemRead == 1)\ ? \ (\ (alu_out[13:0] \ >= \ 14'\ h2200 \ |\ | \ alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ < 14'\ h2000)\ ?10'\ b0: \ (\ (alu_out[13:0] \ )\ b0: \ (\ (alu_out[13:0] \ )\ b0: \ (\ (alu_out[13:0] \ )\ b0: \ 
              _{\text{out}}[13:0] - 14' h2000) >> 2)):10' b0),
51.
                                      .clk(clk work),
52.
                                          .we(we_dm_work),
53.
                                        .spo(dout_dm),
54.
                                          .dpo(dm_out)
55. );
56.
                   //寄存器堆
57.
              register_file rf(
58.
                                          .clk(clk_work),
59.
                                          .ral(rf_addl_work),
60.
                                          .ra2(Instruction[24:20]),
61.
                                          .rd1(rf_data1),
62.
                                          .rd2(rf data2),
63.
                                      .wa(Instruction[11:7]),
```

```
64.
            .wd(data_wb),
65.
           .we(RegWrite)
66.);
67. //控制信号
68. Control ctrl(
69.
            .instruction(Instruction),
70.
            . \ signal(\{Branch, MemRead, ToReg[1:0], ALUOp[2:0], MemWrite, PCSrc, ALUSrc1, ALUSrc2, RegWrite\})
71. );
72.
     //ALU Mux1
73. Mux alu_mux1(
74.
            .choice(ALUSrc1),
75.
            .in0(rf_data1),
76.
            .in1(PC),
77.
          .out(alu_datal)
78.
    ):
79. //ALU_Mux2
80. Mux alu mux2(
81. . choice(ALUSrc2),
82.
            .in0(rf_data2),
83.
           .inl(immediate),
84.
            .out(alu_data2)
85. );
86.
     //ALU
87. ALU alu(
88.
            .a(alu_data1),
89.
           .b(alu_data2),
90.
            .f(ALUOp),
91.
            .y(alu_out),
92.
            .t(index_zero)
93. );
94. //Data Mux
95. // Mux data_mux(
96. //
               .choice(MemtoReg),
97. //
              .in0(alu_out),
98. //
               .in1(dm out),
99. //
           . out (data_wb)
100. // );
101. always@(*)
102. begin
103.
            case(ToReg)
104.
            2' b00:
                     data_wb = alu_out;
105.
            2' b01:
                     data_wb = (alu_out == 32'h0000_3f20 \&\& Instruction[6:0] == 7'b0000011)?da
   ta_mmio:dm_out;
106.
            2' b10:
                     data wb = immediate;
107.
         2'b11: data_wb = ori_npc;
```


其中//Data_Mux 的修改是因为实验文档中的数据通路无法处理如 lui、auipc、jal 等 PC 与寄存器数据之间的交互,所以进行了进一步修改。

测试结果与分析







首先是测试指令集的 asm 汇编码,将 Lab3 中编写测试的汇编码生成对应的 coe 文件并分别用来例化我们的分布式存储器的 IP 核,然后利用提供的 PC 串口来进行调试,其中对于 RB 我们存储了的是是否成功结束的信号,RE 存储了 CPU 一共有效运行了多少个周期,R6 存储了结束标志 PC+4 的数值,进行检验之后均相同。




然后是排序的程序,在排序之前我们先通过串口来查看数据存储器的排列情况,第一个数为我们要排多少个数,然后紧接着的是我们即将被排序的数组。





在排序完成之后,我们利用串口查看排序的结果。我们发现在进行 5 个数的排序之后,数组变为了 10 5 4 3 3 235,其中 235 已经超出了 5 个数的限制,所以并没有被排到最前面。

电路资源的使用情况:



综合电路性能:

| gh Fanout From To Total Delay Logic Delay Net Delay Requirement S | From | High Fanout | vels Routes | Slack ^1 Lev | Name | | | ion | Inform | eneral | G |
|--|----------------------|-------------|-------------|--------------|-----------|---------|-------------------|-----------|---------|---------|------|
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[8]/D 2.637 1.002 1.635 10.0 s | | | 2 2 | 7.336 | Path 1 | | | | ettings | imer Se | Ti |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nolk_rx_reg/D 2.436 1.002 1.434 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 2 2 | 7.535 | 1 Path 2 | | y | ummary | iming | esign 1 | D |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[7]/D 2.382 1.002 1.360 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 2 2 | 7.610 | 1 Path 3 | | Clock Summary (1) | | | | |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[5]/D 2.358 1.002 1.356 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 2 2 | 7.612 | 1 Path 4 | | | 3935) | iming (| heck T | G C |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[6]/D 2.257 1.002 1.255 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 2 2 | 7.716 | 1 Path 5 | | | 5 | ck Pat | tra-Clo | □ In |
| 7 SDU_cwyl/nont_reg[6]/C SDU_cwyl/nont_reg[0]/D 2.249 0.704 1.545 10.0 s | SDU_cwyl/nont_reg[6] | 7 | 2 2 | 7.770 | ¹₄ Path 6 | | | | clk_pii | sys_ | v |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[9]/D 2.141 1.002 1.139 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 2 2 | 7.832 | 4 Path 7 |)) | (10) | 336 ns (| Setup | | |
| 6 SDU_cwyl/nont_reg[0]/C SDU_cwyl/nont_reg[3]/D 2.035 0.642 1.393 10.0 s | SDU_cwyl/nont_reg[0] | 6 | 1 2 | 7.913 | 1 Path 8 | | 0) | 67 ns (1 | Hold 0 | | |
| 7 SDU_cwyl/nont_reg[6]/C SDU_cwyl/nont_reg[2]/D 2.056 0.704 1.352 10.0 s | SDU_cwyl/nont_reg[6] | 7 | 2 2 | 7.966 | 1 Path 9 | ns (30) | 00 ns (| idth 4.50 | | | |
| 7 SDU_cwyl/nont_reg[6]/C SDU_cwyl/nont_reg[4]/D 1.778 0.704 1.074 10.0 s | SDU_cwyl/nont_reg[6] | 7 | 2 2 | 8.242 | 1 Path 10 | | | | | ter-Clo | |
| | | | | | | | | | | | |
| | | | | | | | | | | | |

总结

在本次实验中,我加深理解了数据通路在 Verilog 中的作用,同时也进一步学习巩固了 Verilog 的语法和规范书写方法。学习了仿真程序在没有串口调试的情况下如何来检查程序中的可能错误。同时接触到了 MMIO 与 load 和 store 的实现逻辑和具体定义。在检查的过程中,我从助教身上学习到了如何写出测试指令集完备性的周密思考。最后加深理解了单周期 CPU 的工作流程,对于单周期 CPU 的控制信号和有关各个指令 CPU 各个部件的输出有了更为深刻的理解。

吐槽:老师的实验文档总给我一种没看懂的感觉,而且中间的有些错误看起来不是很严重,但是对于云里雾里的我来说就是致命的误导。老师能否将单周期CPU文档中有关mmio部分的解释再细致一些。