Taller de Lectocomprensión y Traducción en Inglés

PRACTICA PARA EL EXAMEN FINAL LIBRE - B - Respuestas Esperadas

1. Trascriba a qué refieren las siguientes palabras subrayadas en el texto.

a. that a block
b. it (a) block
c. its (each) CPU
d. this technique write through

e. it this technique / write through

- 2. Lea el texto con atención y responda las siguientes preguntas en castellano.
- a. ¿Qué hay que hacer antes de reemplazar un bloque que ha sido modificado sólo en la memoria caché y no en la memoria principal?

Hay que actualizar la memoria principal (según corresponda/de la manera que corresponda).

b. ¿Cuándo puede el cambio de una palabra en una memoria caché invalidar palabras en otras?

Cuando hay varias CPU conectadas a un mismo bus y cada CPU tiene su propia memoria caché local.

c. ¿Cuál es la diferencia entre las técnicas "write through" y "write back" y por qué la primera de ellas puede ocasionar un "cuello de botella"?

Con la primera, todas las operaciones de escritura se hacen tanto en la memoria principal como en la memoria caché. Con la segunda, (las actualizaciones se hacen) sólo en esta última. La técnica "write through" puede ocasionar un "cuello de botella" porque genera mucho tráfico de información (de la memoria)

3. Traduzca los siguientes grupos nominales:

a. A variety of write policies: una variedad/serie de políticas de escritura.

b. All write operations: todas las operaciones de escritura.

c. A more complex problem: un problema más complejo.

d. Any other CPU-cache module: cualquier otro módulo de la caché de la CPU.

e. The main disadvantage of this technique: la desventaja principal de esta técnica.

Taller de Lectocomprensión y Traducción en Inglés

PRACTICA PARA EL EXAMEN FINAL LIBRE - B - Respuestas Esperadas

4. Traduzca el siguiente texto.

Write Policy (Continued)

When an update occurs, an UPDATE bit associated with the slot is set. Then, when a block is replaced, it is written back to main memory if and only if the UPDATE bit is set. The problem with the write back technique is that portions of main memory are invalid, and hence accesses by I/O can be allowed only through the cache.

In a bus organization in which more than one device (typically a processor) has a cache and main memory is shared, a new problem is introduced. If data in one cache is altered, this invalidates not only the corresponding word in main memory, but also that same word in other caches. Even if a write-through policy is used, the other caches may contain invalid data. A system that prevents this problem is said to maintain cache coherency. Cache coherency is an active field of research, and it is likely that simpler and more effective ways of ensuring consistency will be developed in the next years.

Norma de escritura (continuación)

Cuando se produce una actualización, se configura (ajusta / posiciona / fija) un bit de actualización asociado con la ranura / el slot. Luego, cuando un bloque es reemplazado, se lo vuelve a escribir en la memoria principal si y sólo si el bit de actualización está fijado. El problema con la técnica (norma) "write back" es que porciones (partes) de la memoria principal son inválidas y, por lo tanto, los accesos por E/S pueden permitirse únicamente a través de la caché.

Surge un nuevo problema en una organización del bus en la cual más de un dispositivo (generalmente, un procesador) tiene una caché y la memoria principal es compartida. Si se alteran los datos en una caché es alterada, esto invalida no sólo la palabra correspondiente en la memoria principal, sino también la misma palabra en otras cachés. Incluso si se utiliza una norma de escritura "write through", las otras cachés pueden contener datos inválidos. Se dice que un sistema que evita este problema mantiene la coherencia de las cachés. Esta coherencia es un campo activo de investigación y es probable que en los próximos años se desarrollen formas más simples y efectivas de asegurar la consistencia/coherencia.