

LAB III

Juan Pimentel Mecatrónica ITLA La Caleta, Santo Domingo Este 202010312

Resumen— Desarrollo de una aplicación para parqueo en verilog y FPGA.

Keywords— FPGA, Compuerta, Codigo.

I. INTRODUCCION

Desglosando el enunciado asignado, se desarrolla un circuito logico, capas de ejecutar las ordenes necesarias en los casos concretos especificados.

II. MARCO TEORICO

A. FPGA

Son las siglas de matris de puertas programables en campo, este dispositivo se trata de un circuito integrado de semiconductores capas de ser programado para diferentes funciones.

Las funciones específicas basadas en FPGA, así como las interconexiones entre esas funciones, se "describen" en un HDL. La descripción se compila para producir un archivo de configuración de FPGA.

B. Gowin EDA

Es un sofware proporcionado por la empresa Gowin el cual nos brinda un entorno de desarrollo completo e intuitivo para programar las funciones del FPGA.

III. DESARROLLO

A. Tabla de verdad




Fig. 1. Tabla de verdad

B. Funcionamiento

El circuito consta de 4 entradas y 4 salidas, dichas entradas representan un espacio en el parqueo, 1 si esta ocupado y 0 si esta vacio. Al irse ocupando los parqueos el circuito esta

configurado para que valla señalizando cuantos espacios adyacentes quedan disponibles.

C. K MAPS

S1




Fig. 2. 2 adyacentes

S2




Fig. 3. 3 adyacentes

S3




Fig. 4. Todos libres

S4



Fig. 5. 1 disponible

```
D. Minterminos
1) S1
F = \overline{A} \overline{B} C + B \overline{C} \overline{D} + A \overline{B} \overline{C} D \delta
2) S2
F = \overline{A} \overline{B} \overline{C} D + A \overline{B} \overline{C} \overline{D}
3) S3
F = A B C D
```

$F = \overline{A}BCD + A\overline{B}CD + AB\overline{C}D + ABC\overline{D}$

E. Diagrama Logico multisim

4) S4




Fig. 6. Simulacion de circuito


```
F. Codigo verilog
module parqueo(output one,output two,output three, output
allfree, input p1, input p2, input p3, input p4);
// declaracion de entradas negadas
  wire NA,NB,NC,ND;
// declaración de salidas de compuertas And
  wire S1 1,S1 2,S1 3,S1 4,S1 5,S1 6,S1 7,S1 8;
  wire S2 1,S2 2,S2 3,S2 4,S2 5,S2 6;
  wire
S3 1,S3 2,S3 3,S3 4,S3 5,S3 6,S3 7,S3 8,S3 9,S3 A,S3
 B,S3 C,S3 D,S3 E;
// negacion de entradas
  not Na (NA,p4);
  not Nb(NB,p3);
  not Nc(NC,p2);
  not Nd (ND,p1);
// salida allfree adyacentes %S4%
  and and0(S0_1,NA,NB);
  and and1(S0_2,NC,ND);
  and and2(allfree,S0 1,S0 2);
// salida 2free %S1%
//mintermino
  and and 3 (S1 1,NA,NB);
  and and4 (S1 2,S1 1,p3);
//mintermino
  and and5 (S1_3,p2,NC);
  and and6 (S1 4,S1 3,ND);
//mintermino
  and and 7 (S1 5,p1,NB);
```

and and8 (S1_6,NC,p4); and and9 (S1_7,S1_5,S1_6);

```
//
  or or1 (S1 8,S1 2,S1 4);
  or or2 (two,S1 8,S1 7);
// salida 3free %S2%
//mintermino
  and andA (S2_1,NA,NB);
  and andB (S2_2,NC,p4);
  and andC (S2 3,S2 1,S2 2);
//mintermino
  and andD (S2 4,p1,NB);
  and andE (S2 5,NC,ND);
  and andF (S2 6,S2 4,S2 5);
  or or3 (three,S2 3,S2 6);
// salida onefree %S4%
//mintermino
  and and 10 (S3 1, NA, p2);
  and and 11 (S3 2,p3,p4);
  and and 12 (S3_3,S3_1,S3_2);
//mintermino
  and and 13 (S3_4,p1,NB);
  and and14 (S3_5,p3,p4);
  and and 15 (S3 6,S3 4,S3 5);
//mintermino
  and and 16 (S3 7,p1,p2);
  and and 17 (S3 8, NC, p4);
  and and 18 (S3 9, S3 7, S3 8);
//mintermino
  and and 19 (S3 A,p1,p2);
  and and 1A (S3 B,p3,ND);
  and and 1B (S3 C, S3 A, S3 B);
  or or4 (S3 D,S3 3,S3 6);
  or or5 (S3 E,S3 9,S3 C);
  or or6 (one,S3 D,S3 E);
```

endmodule

G. Circuito RTL



IV. CONCLUSION

Con la implementacion del FPGA se puede expandir de manera eficiente los proyectos a desarrollar, mientras aplicamos todos conocimientos adquiridos de la materia.