

Конвейер это очень хорошо, но хочется ещё быстрее. Как это сделать? Сделать много конвейеров.

1 VLIW

VLIW - Very Long Instruction Word. Просто взяли и сделали несколько конвейеров (не обязательно одинаковых, например, стадия обращения к памяти может быть только у одного конвейера или только некоторые конвейеры могут уметь делить).

Почему эта штука называется VLIW - потому что у неё очень длинные инструкции (вот это поворот).




Рис. 1: VLIW

1.1 Преимущества

- Простое железо
- У компилятора больше ресурсов (времени и памяти), чем у планировщика в superscalar. Вроде как можем попробовать лучше оптимизировать код под конвейеры.

1.2 Недостатки

- Сложно написать хороший компилятор
- Любое изменение микроархитектуры ведет к изменению ISA. Т.е. если добавили конвейер, то чтобы он использовался, код надо как минимум перекомпилировать. Если убрали конвейер, то чтобы код вообще работал надо перекомпилировать.
- Из-за того, что инструкции сложно кодируются, стадия ID очень сложная.

1.3 Примеры

Эльбрус (ещё советский компьютер)

2 Superscalar

Superscalar - теперь взяли и добавили умную железяку *Scheduler*. Теперь эта железяка распределяет, какую команду куда отправить.




Рис. 2: Superscaalr

2.1 Отчаявшийся планировщик

Планировщики бывают умными и не очень. Самый простой планировщик берет первую команду, кидает её на конвейер. Смотрит на следующую команду: если она независима от первой, он кидает её на конвейер. Если зависима, то *планировщик отчаивается* и ждет выполнения первой команды.

Если же планировщик умный, то он умеет искать в своей очереди команд независимые. Рассмотрим планировщики начиная от менее интеллектуальных.

2.1.1 InO/InO

In Order/In Order. Команды выполняются ровно в том порядке, в каком они поступили в очередь планировщика. Пока все предыдущие команды не исполнятся, новые не поступят на конвейер. Преимущества такого подхода: достаточно простая железка, только RaW хазард. Недостатки: недостаточно быстро.

2.1.2 Ino/OoO

In Order/Out of Order. Команды поступают на выполнение в том порядке, в каком они поступили в очередь планировщика, но заканчивают исполняться не обязательно в этом же порядке.

Пример:

MUL R1 R2 R3

ADD R4 R2 R3

SUB R1 R4 R5

Сначала на исполнение отправляются команды MUL и ADD (они независимые). ADD завершает исполнение первым, на конвейер поступает команда SUB. Она пишет значение в R1. Потом завершает выполнение команда MUL и пишет в R1 свой результат. В итоге, по окончанию выполнения программы: в R1 должно было лежать $R4 - R5$, а лежит $R2 * R3$.

Такой конфликт называется **WaW** (Write after Write).

2.1.3 OoO/OoO

Out of Order/Out of Order. Команды поступают на выполнение в порядке, который устанавливает планировщик.

Тут так же бывает RaW и WaW хазарды. Но кроме них случается ещё и **WaR** (Write after Read) хазард.

Пример WaR: MUL R1 R2 R3

XOR R6 R1 R5

ADD R4 R2 R3

SUB R5 R4 R5

Сначала начнет выполняться MUL и ADD. Затем ADD закончит выполнение, на конвейер пойдёт SUB. Затем закончит выполнение MUL. Начнет выполняться XOR и возьмет уже измененное SUB значение. ОЖБП.

Пример WaW: MUL R1 R2 R3

XOR R6 R1 R5

ADD R4 R2 R3

SUB R1 R4 R5

DIV R7 R1 R0

Сначала начнут выполняться MUL и ADD. Затем ADD выполнится, выполнится SUB. Затем MUL закончит выполнение, начнет выполняться XOR. Он правильно возьмёт значение R1 у MUL, но в конце в R1 окажется не то, что должно было логически. Т.е. в R1 кажется результат выполнения XOR, а не SUB.

2.2 О хазардах

RaW принципиально отличается от WaW и WaR. RaW - конфликт логической зависимости команд, он появляется тогда, когда какой-то из команд требуется значение предыдущей. WaR и RaW - конфликты "технические возникающие из-за недостатка регистра.

WaR и RaW необходимо решать. Но просто добавить регистров нельзя (изменять ISA достаточно больно). Поэтому такие хазарды решаются аппаратно с помощью переименования регистров. Т.е. аппаратных регистров существует больше, чем логических (видимых программно).

Такие конфликты решает планировщик с помощью внутренней таблицы сопоставлений программных и аппаратных регистров.

Кроме того, в решении конфликтов участвует еще и стадия WB. Следовательно она сложная, следовательно WB стадий меньше, чем конвейеров. Планировщик никогда не запустит команды так, чтобы одновременно на стадию WB отправилось больше команд, чем есть блоков WB.

2.3 Преимущества

- Проще писать компилятор
- Планировщик знает про систему сильно больше, чем компилятор. Например, если случился кэш-промах, то планировщик может знать об этом, знать, что ничего связанного с этой командой обращения к памяти ему в ближайшие 200 тактов не светит и оптимизировать работу исходя из этого знания.

- Код компактнее и лучше кэшируется. Т.к. NOP не нужно прописывать программисту/компилятору, процессор сам разберется -> не храним NOP в коде, значит храним в кэше более полезные инструкции.
- Можем спокойно менять внутреннее устройство (количество конвейеров и то, что каждый из них умеет), не затрагивая ISA.

2.3.1 Недостатки

- Чем умнее планировщик, тем дороже железка.
- Сложная стадия WB: она занимается не только записью в регистры, но и синхронизацией.

2.4 Примеры

x86 - новые почти все OoO/OoO, Атомы - InO/*, Pentium I InO/InO.

ARM - помощнее OoO/OoO, поэнергоэффективнее InO/InO.