# 基于OV9653和FPGA的图像搜索定位系统

# Image Search and Position System Based on OV9653 Camera Module and FPGA

刘迅思 李 维 (上海大学 机电工程及自动化学院,上 海 200072)

摘 要:介绍了一种基于 Altera 公司 Cyclone2 系列 FPGA 芯片的图像搜索定位视觉识别系统。该系统利用了 OV9653 CMOS 摄像模块的分窗口拍摄模式获取焊点图像。在 FPGA 中根据一定的图像处理算法获取图像的轮廓,并实现自动搜索定位焊点的功能。

关键字: CMOS 摄像模块 FPGA 图像搜索 doi:10.3969/ j.issn.1007-080X.2009.10.014

Abstract: An image search and position system based on Cyclone2 FPGA chip by Altera cooperation is introduced in the paper. The function of window snapshot of OV9653 CMOS camera module is taken to obtain the image of solder joints. Then the figure of image can be get based on a serious of image process algorithm in FPGA, and the function of automotive searching and positioning solder joints can be realized. The design has some value on application of solder joints detection on PCB boards.

Key words: CMOS camera module FPGA image search

#### 0 引 實

针对印刷电路板焊点质量检测的需要,设计了基于 OV9653 摄像模组和 FPGA 芯片(Cyclone2 系列 EP2C8Q208C8) 的图像获取和处理系统。运用 OV9653 芯片的分窗口摄取图像 功能,依据焊点边缘的固有特征实现拍摄窗口边界自动调整,在印刷电路板图像中提取出便于处理的单个焊点区域。由于采用硬件编程方式处理图像,稳定性和实时性均优于基于个人计算机的视觉检测系统。

#### 1 系统组成

OV9653 是 Omnivision 公司出品的 CMOS 摄像芯片,可以最高每 s 输出 15 帧高分辨率 (1280×1024) 彩色图像;支持 SXGA,VGA,QVGA 等多种图像格式,能够输出整幅或局部区域图像;系统时钟信号(XVCLK1)由外界输入;芯片提供帧同步信号(VSYNC)、行同步信号(HREF)和像素同步信号(PCLK)供外部电路接收像素数据;应用程序可以通过串行照相控制总线(SCCB)设置 OV9653 内部的寄存器,控制像素数

据输出格式和图像质量。

本系统采用 Altera 公司 Cyclone 系列芯片 EP2C8Q208C8, 主要用于 CMOS 摄像芯片控制、图像数据缓存、图像定位与分割算法实现以及 LCD 液晶显示控制 4 个方面。 该芯片具有 8 256 个 LEs(逻辑运算单元)以满足更大的系统要求;18 个 18×18 乘法器用以实现数字信号处理(DSP 功能);2 个增强型锁相环(PLLs)用来实现先进的时钟管理能力。在本系统中FPGA 系统时钟为 50 HMz。见图 1。




图 1 图像搜索定位系统框图

#### 2 摄像模组的控制模块

#### 2.1 SCCB 串行总线通信

SCCB 摄像总线是 Ominivision 公司制订的类似于 I2C 总

作者简介:刘迅思 硕士研究生。研究方向为基于FPGA的图像处理。

线的串行总线规范。对于 OV9653 摄像模组而言,SCCB 总线通过 SIO\_C、SIO\_D 两根引线实现配置。 SIO\_D 为双向数据线,SIO\_C 为外部输入的时钟线。当 SIO\_C 高电平时,数据线有效。本设计采用的是三相输入模式,即按设备地址、寄存器地址、寄存器数据的顺序输入配置数据。 值得注意的是,同 IPC 总线不同,SCCB 总线在写数据时,第 9 位从设备返回的是无关信号而不是 IPC 总线规定的低电平应答信号。图 2 为用 modelsim 软件仿真的利用 SCCB 总线写数据的过程。data\_accept 为模拟从设备接受数据的寄存器,在 SCL 的下降沿接受数据。




图 2 SCCB 总线写数据过程仿真

#### 2.2 控制摄像模组的拍摄区域

OV9653 芯片有 6 个内部寄存器与拍摄窗口有关。决定窗口左边界位置的是 11 位二进制参数,其中高 8 位是寄存器HSTART 中的内容,低 3 位是寄存器HREF 中第二、一和零位内容。与此类似,寄存器 HSTOP 和寄存器 HREF 决定窗口右边界位置。寄存器 VSTRT 和寄存器 VREF 决定窗口下边界位置。 商存器 VSTOP 和寄存器 VREF 决定窗口上边界位置。通过SCCB 通信向上述寄存器写人特定数值,就能够调整拍摄窗口使之能单独拍摄一个焊点区域。

#### 3 拍摄区域自动调整算法

#### 3.1 焊点区域色彩特征与边缘提取

本设计采用 OV9653 芯片的 RCB565 像素数据输出格式,即用两个字节表示一个像素的红绿蓝分量。使用多个环形分布的特定色彩照明灯以不同角度照射印刷电路板,可以在焊点区域和绝缘板区域分别反射量值变化明显的红绿蓝基色。在逐行和逐列的像素扫描过程中,以某种基色的量值变化作为辨别边缘点的色彩特征。当扫描线上前后像素的基色量值发生突变时,就认定当前像素所在位置为边缘点。从绝缘板区域进入焊点区域的边缘点记为进入点。 从焊点区域进入绝缘板区域的边缘点记为脱离点。

#### 3.2 计算窗口垂直边界与焊点区域边缘最小距离的算法

首先跟据 HREF 行频信号计数并缓存当前行数 i, 决定当前扫描线的垂直(行)位置。然后从当前扫描线左端第一列开始, 自左往右逐点扫描,获取进人点的列位置参数 A(i)和脱离点的列位置参数 B(i)。如果进入点或脱离点不存在,将对应的列位置参数设为零。接着判断 i 是否小于拍摄窗口最大行边界 imm:若小于则通过对参数 A(i)和 B(i)的比较排序,得出窗口左、右边界与焊点区域边缘的最小距离 dm 和 dout;如果焊点区域与窗口边界之间不存在间隙,将 dm 或 dout 设为零。见图 3。




图 3 拍摄窗口垂直边界调整过程

#### 3.3 拍摄窗口垂直边界调整算法

首先根据印刷电路板制作的设计数据,检索出当前被检测焊点的中心坐标(xp,yp)。根据焊盘直径,计算出当前拍摄窗口的位置和大小以及预设距离 deo 然后通过 3.1 节中描述的算法以窗口模式对图像进行逐行扫描,计算出窗口左、右边界到焊点区域边缘的最小距离最后判断最小距离参数是否符合预定要求。再根据图 4 所示规则调整窗口位置及大小。




图 4 窗口边界调整逻辑框图

#### 4 FPGA 算法实现过程

FPGA 的算法实现一般分如下几个步骤: 首先是设计输入阶段。本设计以 Verilog 硬件描述语言实现算法的设计输入。Verilog 硬件描述语言是 IEEE 标准的计算机编程语言,通过编程语言形式实现逻辑门电路的计算机输入。其次是设计仿真阶段。本设计通过 modelsim 软件对设计进行仿真以检验是否符合时序要求。再接下来是综合阶段。本设计通过 synplify 软件将 Verilog 语言转化成门电路组合;再通过 Altera 公司出品的专用 FPGA 集成开发环境 Quartus2 软件,将门电路布局布线成实际的 FPGA 内部连接电路并下载到 FPGA 中。

#### 4.1 摄像模块的图像输出格式

本设计采用 RCB565 像素格式接受图像数据,其输出格式 见图 5。PCLK 为像素时钟,HREF 为场频信号。HREF 上升沿触 发一行像素数据接受开始。 RGB565 格式下用到的是摄像模块的 D[9:2]8 个数据口输出像素数据。在第一个像素时钟 D[9:5]输出的是 5 位 RED 分量数据,D[4:2]输出的是 6 位 GREEN 分量的高三位数据。在第二个像素时钟时,D[9:7]输出GREEN 分量的第三位数据,D[6:2]输出 5 位 BLUE 分量数据。所以一个像素的 RCB 数据在两个像素时钟内输出,数据变化在像素时钟的下降沿触发。




图 5 RGB565图像格式输出时序

#### 4.2 图像轮廓识别算法流程

由于 CMOS 摄像模块以 RGB565 格式采集数据,每个像素点的像素信息是通过 2 个像素时钟周期采集的,所以本设计采用二级流水线形式,用两个像素时钟完成对单个像素点像素数据的处理。其具体流程为:

- (1) 在第一个像素周期,移位寄存所需当前及上一个像素点像素信息,并通过上一个像素点寄存的差值判断上一个像素点是否为进入点或是脱出点。每一行开始时差值寄存器的默认值即为设定的阈值。
- (2) 在第二个时钟周期求出当前像素同上一像素的差值, 判断正负并将该差值缓存。该周期内将像素点列计数器的值缓存,以保存像素的列数。
- (3) 在每行末尾比较该行的进人及脱出点列数,并保存最小进入点和最大进入点的行计数器值。当 VSYNC 标志该帧结束时,通过查找表实现拍摄窗口移动位置判断的组合逻辑,并将结果转化为 2 进制代码缓存。这组代码被用来通过 SCCB 总线对 ov9653 相应的寄存器进行配置。

#### 4.3 具体 verilog 语言实现实例

以第一个像素时钟的算法操作为例。用 verilog 语言实现时,在第一个像素时钟时将采集到的 red 分量缓存到寄存器 red1 中,将前一像素的 red 分量移到 red2 中;再判断两者差值的大小,以此决定该寄存那个像素位置。其具体代码如下: if(clk\_cn)

/\* clk\_cn=1 计数第一个像素时钟 \*/

begin

red1<=data[9:5];

/\*data 输入的高 5 位存入 red1\*/

red2<=red1;

/\* 将前一像素的 red 分量存入 red2\*/

if(min1<min2)

/\*min 为前一像素点的像素差 \*/

begin

min1<=min2:

/\* 将大的像素差对应的像素位置缓存 \*/

pixel\_save1\_begin<=pixel\_save2\_begin;

end end

### 5 实验结果及讨论

图 6 左图为整张线路板图像中要检的焊点示意,右图为系统实际找到的焊点图像。实际操作中,拍摄窗口初始值的选择非常重要,太大的窗口可能导致欲检测的该焊点图像数据受到其他焊点图像数据的干扰。此外,预设距离 d。也会对结果产生很大影响,实际设计中,预设距离取了一个范围的值以减小运算次数。




图 6 拍摄印刷电路的窗口与单焊点图像

#### 6 结束语

本文提出印刷电路焊接质量检测新方案。通过用计算机软件自动调整图像拍摄区域,将整张电路板检测简化为重复进行的单焊点图像检测,有利于减少误判漏检情况,同时降低对机械传动系统的精度要求。目前只考虑了几种理想情况,还需要研究提高拍摄窗口的调整效率。

#### 参考文献

- ARNON AMIR, LIOR ZIMET, ALBERTO SANGIOVANNI-VINCE-NTELLI, SEANKAO. An embedded system for an eye-detection sensor[J]. Computer Vision and Image Understanding, 2005 (1998): 104-123.
- [2] KOH CHIN CHYE, MUKHERJEE J, MITRA S K. New efficient methods of image compression in digital cameras with color filter array
  [J]. IEEE Transactions on Consumer Electronics, 2003, 49 (4):
  1449-1450.
- [3] XIE XIANG, LI GUOLIN, LI XIAOWEN, et al. A new near-lossless image compression method in digital image sensors with Bayer color filter arrays[J]. IEEE, 2005(2):369-372.
- [4] 夏字闻. Verilog 数字系统设计教程[M]. 北京:北京航空航天大学 出版社,2003.
- [5] 李晓雯,李国林. Bayer 图像的准无损压缩方法[J]. 数字电视与数字视频, 2005(8):24-27.

## 基于0V9653和FPGA的图像搜索定位系统



作者: 刘迅思, 李维

作者单位: 上海大学机电工程及自动化学院,上海,200072

被引用次数: 0次

#### 参考文献(5条)

1. ARNON AMIR, LIOR ZIMET, ALBERTO SANGIOVANNI-VINCENTELLI, SEANKAO. An embedded system for an eyedetection sensor[J]. Computer Vision and Image Understanding, 2005(1998):104-123.

- 2. KOH CHIN CHYE, MUKHERJEE J, MTTRA S K. New efficient methods of image compression in digital cameras with color filter array[J]. IEEE Transactions on Consumer Electronics, 2003, 49(4):1449-1450.
- 3. XIE XIANG.LI GUOLIN, LI XIAOWEN, et al.A new near-lossless image compression method in digital image sensors with Bayer color filter arrays[J]. IEEE, 2005(2):369-372.
- 4. 夏宇闻. Verilog数字系统设计教程[M]. 北京:北京航空航天大学出版社, 2003.
- 5. 李晓雯, 李国林. Bayer图像的准无损压缩方法[J]. 数字电视与数字视频, 2005(8):24-27.

本文链接: <a href="http://d.g.wanfangdata.com.cn/Periodical\_jdyth200910022.aspx">http://d.g.wanfangdata.com.cn/Periodical\_jdyth200910022.aspx</a>
授权使用: 陝西理工学院(sxlgxy),授权号: de89a494-57f5-4617-88ac-9df2010862b1

下载时间: 2010年9月15日