文章编号:1001-5078(2008)11-1106-04

• 红外技术 •

## 基于 FPGA 的多功能红外图像源系统设计

赵 杨1,高升久2,刘桂芬2

(1. 电子科技大学电子信息工程学院,四川 成都 610054;2. 西南技术物理研究所,四川 成都 610041)

摘 要:提出了一种基于现场可编程门阵列(FPGA)的多功能红外图像源系统的设计方案。信号源系统在降低图像系统的研制成本、缩短研制周期和提高研制质量方面具有重要的作用。以 Altera 公司的 EP2S60 - FPGA 作为硬件架构,设计了一种红外图像源系统。该系统通过数据压缩、数据扩展及插值、制式转换等方法实现红外图像数字视频及模拟视频的双通路输出,用于二次开发和图像显示。所设计的红外图像源系统具有参数易调与小尺寸低功耗等特点,可方便下载现场红外图像信号和实时输入 CCD 图像信号,并按照红外图像格式输出,从而为红外图像信号处理器提供输入激励。

关键词:FPGA;红外图像源系统;数字视频;模拟视频

中图分类号:TN216

文献标识码:A

## Design of Multi-function Infrared Image Source System Based on FPGA

ZHAO Yang<sup>1</sup>, GAO Sheng-jiu<sup>2</sup>, LIU Gui-fen<sup>2</sup>

(1. School of Electronic Engineering, UESTC, Chengdu 610054, China;

2. Southwest institute of Technology and Physics, Chengdu 610041, China)

Abstract: A multi-function infrared image source system is designed based on FPGA. The signal source system has important use in reducing cost, shortening develop period and advancing develop quality. By using the EP2S60-FPGA of Alter Co. as the hardware architecture, an infrared image source system is designed. This system can carry out double outputs that are infrared digital image video output and infrared analog image video output by using data-compress, data-expand, value-insert and format-convert methods. It can download infrared image signal or input CCD real-time image signal conveniently and output in infrared image format. It can be used as the input of infrared image signal processor.

Key words; FPGA; infrared image source system; digital video; analog video

#### 1 引言

传统的红外信号源利用目标和背景之间的温度 差来成像<sup>[1]</sup>。将目标的红外辐射通过光学系统会 聚后,投射到红外探测器的光敏元件上,从而将红外 辐射由光信号转变为电信号。传统的红外信号源具 有较高的准确性,但是存在价格昂贵、设备笨重及不 便多次重复开机使用等问题,很难满足红外信号处 理器的调试和开发使用要求。

在红外图像信号处理器的调试和开发中,需要 反复对输入的红外图像信号进行测试,通过实验数 据来确定红外图像信号处理器性能优劣。如果采用

作者简介:赵 杨(1983 - ),女,硕士研究生,主要研究方向为 图像信号处理,FPGA 及电路设计。E-mail;zhaoyangby@163.com 收稿日期;2008-05-22;修订日期;2008-07-01 红外探测器作为实验输入激励,物理尺寸大、代价高且难以重复开机使用。为配合红外图像信号处理器的研制与测试,研制一种功能完善、具有较高稳定性和准确度的红外图像信号源具有重要的研究意义。本文对此进行研究,给出了一种基于 FPGA 的红外图像信号源设计方案,并进行了测试验证。

#### 2 系统硬件结构

系统以 Altera 公司的 Stratix II 系列的 EP2S60 - FPGA<sup>[2]</sup>为硬件架构,结构如图 1 所示。




图 1 系统的硬件结构

现场采集到的红外图像(单帧或连续帧红外图像)数据由主机通过电路板 PCI 总线下载到 FPGA的外挂存储器 K9K8C08U0M - FLASH和AT49BV802-FLASH中。隔离芯片 IDT74HCT3245实现主机输入信号电平转换和数据缓冲的功能。FPGA将 FLASH中图像数据通过数据位压缩及插值、制式转换等方法处理后以两路输出:红外数字视频输出和模拟视频输出<sup>[3]</sup>。数字接口输出 16bits数字视频信号和相应的控制时序;模拟通路输出标准PAL制视频,直接接到显示器显示红外图像。该系统具有一次写入反复使用的特点,并可以通过主机下载实时更新数据,作为红外图像信号处理器调试和开发的测试信号。

CCD 摄像头实时采集连续帧 CCD 图像,无需存储,通过制式转换模拟红外探测器的输出格式,产生模拟视频和数字视频双通路输出信号。在没有红外存储数据或需要实时数据时,为红外图像信号处理器的调试和开发提供激励。

#### 3 系统的具体实现

#### 3.1 数据传输流程的实现

系统通过主机和 FPGA 交互控制,实现图像数

据的稳定传输。流程如下:①系统上电后,FPGA通过 IIC 模块完成对视频编、解码芯片 ADV7179<sup>[4]</sup> 和ADV7183<sup>[5]</sup>的初始化。给图像输出命令。②当主机需要加载新的红外图像数据时,FPGA 对图像存储FLASH 进行擦除操作。图像数据由主机经总线,下载至 FLASH。主机控制信号 EXT\_CONTROLO = 0时,输入单帧红外图像数据,下载至 AT49BV80;EXT\_CONTROLO = 1 时,输入连续帧红外图像数据,下载至 K9K8G08U0M。给出图像输出命令。③FP-

GA 通过对主机状态位 EXT\_CONTROL1 判断,选择输出通路。EXT\_CONTROL1 = 00,输出 CCD 图像;EXT\_CONTROL1 = 01,输出单帧红外图像;EXT\_CONTROL1 = 10,输出连续帧红外图像。④FPGA 接收到图像输出命令后,输出红外数字视频和模拟视频。数据传输流程在 FPGA 中采用状态机实现。

# 3.2 输入红外单/多帧图像在 FLASH 中的分区存储

主机下载两种图像数据至存储设备:一种是单帧红外图像,用于模拟红外图像的像元特性;一种是连续帧红外图像,用于模拟红外图像多帧动态输出。单帧的红外图像大小 320 × 256 × 16bits,对存储空间要求较小,本设计采用 NOR 型FLASH AT49BV802,存储空间 1M×8bits。

选取 SAMSUNG 公司的 NAND 型 K9K8C08U0M - FLASH 存储连续帧红外图像,存储量为8448 Mbits,可记录 4min 的显示数据。NAND FLASH 允许存储单元存在一定的坏块(坏块在使用过程中还会增加),因此擦除和读写操作同时需要判断和标记坏块。器件厂家会在 FLASH 的每个 BLOCK 的第一、二页列地址为 2048 标注信息,用 FFh 代表此BLOCK 出厂时非坏块,但是该信息一旦执行擦除和读写命令将永久性擦除。因此操作之前应识别坏块,流程如图 2 所示。

本设计采用 1Mbits AT49BV010 - FLASH 和 IS61LV1024 - SRAM 存储 K9K8G08U0M 的坏块链表。由于 FLASH 有分块擦除和一次性擦除两种擦除方式,不方便对某单个存储单元实时擦除更新; SRAM 可以按地址实时更新数据,但是为易失性存储器,掉电后数据消失。因此在操作前,将

AT49BV010 - FLASH 中的链表读入 I S61LV1024 - SRAM, 当操作中出现新的坏块时, 实时更新 SRAM 中坏快链表, 操作结束时, 再将 SRAM 数据写回 AT49BV010。上电后, FPGA 即可根据 AT49BV010 中的坏块链表读取 K9K8G08U0M 中的数据送至数字通路。




图 2 建立无效块表的流程

当操作中出现新的坏块时,除了保存到坏快链表,还应执行块代替。即将当前的目标数据重新写人某空块,再把被代替坏块的其余数据复制到该空块。为提高存储空间的使用效率,本设计中当由于一位数据出错而导致读或校验失败时,通过 ECC 来修复,不执行块代替。

#### 3.3 数据格式变换

#### 3.3.1 红外输入数据位压缩与最近邻域插值原理

主机输入的红外图像数据 16bits(0-FFFF)表征一个像素点,图像大小为 320×256 像素点/场。而模拟输出通路 A/D 芯片 ADV7179 要求输入数据 8bits (0-FF)每像素点。在被动工作模式下(ADV7179 接收 ADV7183 的同步信号 HS、VS),ADV7179 显示范围为 716×286.5 像素点/场。因此,将红外图像用于PAL 制式模拟视频显示,需进行两点处理:一是将16bits 每像素点压缩至 8bits 每像素点;二是将图像的大小由 320×256 变为 716×286.5 像素点/场。

经大量红外图像验证,红外图像的大多数像素在灰度直方图中比较集中。截取集中段的数据用于模拟视频显示不会影响显示效果。截取段低端 min、高端 max 之间的像素只位于0-FFFF 中很小一段,并且 max - min 小于 FF。于是,可以把 min 到 max 这段拉伸到0-FF,从而得到了8bits 像素点,如公式(1)所示。其中 x 为主机输入的16bits 像素,x'为得到的8bits 像素。

$$x' = \frac{x - \min}{\max - \min} \times 255 \tag{1}$$

上式中,截取参数 min, max 由经验值得到。将总像 素点的 2.5% 作为舍弃像素,从直方图高端减去舍弃像素的一半得到 max,从低端减去舍弃像素的一半作为 min。本设计舍弃像素即 320 × 256 × 2.5% 个像素。大量实践证明截取方法可行。

在数据位压缩中有两个需要注意的问题:

- (1) FPGA 上进行除法运算速度较慢且占用资源较大,进行乘法运算速度较快,故设系数 C=255/ (max min),在每场起始计算出系数 C 值。每个像素进行位压缩时只需要做一次减法和一次乘法,大大减少了运算量。
- (2) FPGA 没有浮点运算能力,若采用浮点运算 IP Core 则会占用较多资源。本设计在小数 A 赋值 前左移一定位数得到整型数 B,原来 A 参与的浮点运算 f(A) 转化为 B 参与的定点运算 f(B),其结果 C 根据 B 是作为分子还是分母再作相应位数的右移,或直接将 C 的高位赋给新值 D。本方法在保证计算精度的同时大大减少了 FPGA 资源消耗。

为满足模拟视频显示需要,将经数据位压缩后得到的图像数据(大小320×256 像素点/场)通过最近邻域插值,转换为大小为640×256 像素点/场。对ADV7179 输入行场信号 HS 计数,当行计数器位于16~271,每行像素点计数器位于38~677 时,将图像数据以27M点钟送入ADV7179。其余时间送消隐数据50H至ADV7179,从而满足ADV7179 输入716×286.5 像素点/场的要求。

#### 3.3.2 CCD 输入数据位扩展

红外探测器输出图像数据位数一般为 14~16bits, CCD 输出为 8bits。CCD 模拟红外图像经数字通路输出时也需要将相应的 8bits 图像数据转换为 16bits。

由于红外图像其像素之间具有良好的空间相关性,灰度均值保持相对稳定,方差变化不大,含有较多较大的同质区。绝大部分像素集中于某些相邻的灰度级范围,其他灰度级上则没有或只有很少的像素。像素的灰度值动态范围不大,很少充满整个灰度级空间。根据红外图像的这一特性,可将 CCD 8bits 的连续帧输入图像数据加上一固定值,模拟红外 16bits 的图像数据格式。

#### 3.4 数字视频通路输出接口与控制原理

对于 FLASH 中的图像数据,需要 FPGA 按照红外数字图像格式输出到差分驱动 DS90LV047A,再送入总线用于下级(红外图像信号处理器)开发。输出信号有 VSYN, VCLK, BSYN, VD[0:3]。其中VSYN为50Hz 的红外场信号,本系统由 FPGA 对全局时钟 FPGA\_24M 进行计数产生,同时用模拟视频通路场信号 VS 同步,以避免产生漂移。VCLK为24M像素时钟,由全局时钟 FPGA\_24M 直接送出。VD 为输出的红外数据,位宽4bits,由24M 时钟送出,四次传输合成一个红外像元(16bits)。由于本设计所采用图像存储 FLASH 每存储单元容量8bits,因此每个存储单元的数据需分2次送出,采用倍频时钟实现。BSYN为6M位钟,每个像素传送完成均输出一个位钟。可通过位钟判断发送数据过程是否正常。

#### 4 实验结果

系统采用单板实现,体积小巧,系统电磁兼容性较好。对可编程器件 EP2S60 的编程设计在 Quartus II 7.0 平台下,用 Verilog<sup>[6]</sup> 硬件描述语言实现。设计采用自顶向下的设计方法和模块化的思想,即在顶层将模块分解为 IIC 初始化、主机接口模块、数据格式变换、输出显示格式变换四个主模块。

在 Quartus II 7.0 平台下用 SignalTapII 采样得到数字通路输出如图 3 所示。其中 VSYN 为 50M 数字视频场信号, VD 为输出数据流, BSYN 为 6M 位钟。模拟通路将数字通路的数据经算法处理为可视图像格式,送入编码器 ADV7179 时序如图 3 所示。其 中 ADV7179 \_ VSYNC 为 场 信 号, ADV7179 \_ VSYNC 为行信号, ADV7179 \_ PB 为 ADV7179 输入数据。图 4 为选取截取参数时对红外图像直方图统计中的一次数据结果。ADV7179编码器输出模拟通路结果用于显示,如图 5 所示。实验结果数字通路输出格式完全正确,符合指标要求,模拟通路的图像稳定、清晰度较好。实验结果证明了系统满足设计要求。



图 3 SignalTapII 中观测数字与模拟通路输出




图 4 红外图像的百方图统计




图 5 红外图像模拟视频通路输出

#### 5 结束语

本红外信号源具有低成本、低功耗、体积小的特点。在外围电路不做任何改动的情况下,通过可编程器件调整输出时序,能够模拟目前国内市场上主要厂商生产的红外探测器输出。本红外探测器达到以下性能指标要求:①器件满足工业级标准,能够在-40~+30℃、相对湿度30%~75%(15℃)的环境条件下正常工作;能够在-40~+70℃下存储。②标准PAL制模拟视频输出,直接接到显示器可显示红外图像。③16bits数字视频信号输出,数字接口输出16bits数字视频信号和相应的控制时序,便于用户的二次开发。④探测元为320×256。⑤三种输入数据源统一按红外格式送出,能满足不同的开发条件。本外图像源系统已成功应用于某红外信号处理器的研制与测试,并取得良好效果。

#### 参考文献:

- [1] 赵坚勇. 电视原理与系统[M]. 西安: 西安电子科技大学出版社,2004.
- [2] **J** Bhasher. Verilog HDL 硬件描述语言[M]. 北京: 机械工业出版社,2006.
- [3] Altera. StratixII 系列芯片 EP2S60 datasheet[Z].
- [4] Altera. Digital Video Encoder SAA7183 datasheet [Z].
- [5] Altera. Digital Video Encoder SAA7179 datasheet [Z].
- [6] 王诚,吴继华,等. Altera FPGA/CPLD 设计(初级篇,高级篇)[M]. 北京:人民邮电出版社,2005.

### 基于FPGA的多功能红外图像源系统设计



作者: 赵杨, 高升久, 刘桂芬, ZHAO Yang, GAO Sheng-jiu, LIU Gui-fen

作者单位: 赵杨, ZHAO Yang(电子科技大学电子信息工程学院, 四川, 成都, 610054), 高升久, 刘桂芬

, GAO Sheng-jiu, LIU Gui-fen(西南技术物理研究所,四川,成都,610041)

刊名: 激光与红外 ISTIC PKU

英文刊名: <u>LASER & INFRARED</u> 年,卷(期): 2008, 38(11)

被引用次数: 0次

#### 参考文献(6条)

1. 赵坚勇 电视原理与系统 2004

2. J Bhasher VerilogHDL硬件描述语言 2006

3. Altera Stratix II 系列芯片EP2S60 datasheet

4. Altera Digital Video Encoder SAA7183 datasheet

5. Altera Digital Video Encoder SAA7179 datasheet

6. 王诚. 吴继华 Altera FPGA/CPLD设计(初级篇,高级篇) 2005

本文链接: http://d.g.wanfangdata.com.cn/Periodical\_jgyhw200811011.aspx

授权使用: 陕西理工学院(sxlgxy), 授权号: 8dad542b-ec7e-4664-891f-9df201118304

下载时间: 2010年9月15日