

# Tema 6 Memòria Cache


Estructura de Computadors (EC) 2023 - 2024Q2 Adrià Armejach (adria.armejach@upc.edu)



# Petit repàs


### Organització de la memòria - blocs

- L'espai d'adreçament de memòria es divideix en blocs de N bytes
  - Exemple: Blocs de memòria de 16 bytes



### Memòria cache


- Una memòria cache té un número determinat de línies
- Per cada línia de cache s'emmagatzema:
  - Valid bit: Indica si la línia de cache conté dades vàlides
  - Tag: Indica el número de bloc que s'emmagatzema
  - Dades: Conté els bytes del bloc de memòria




Donat un bloc de memòria, com sabem a quina línia de cache s'emmagatzema?

### Política d'ubicació - Correspondència directa


- Correspondència directa
  - Cada bloc de memòria s'assigna a una línia fixe de la MC
    - número de línia MC = número\_de\_bloc % num\_línies
  - Els bits de menor pes del número de bloc indiquen la línia de cache on s'emmagatzema el bloc
- Exemple
  - Tamany de bloc de 16 bytes
  - Memòria cache de 4 línies



### Correspondència directa



### Diagrama de blocs (cache correspondència directa)



# Disseny bàsic d'una memòria cache

### Gestió de les escriptures

- Copiar blocs de dades de MP a la MC provoca que, temporalment, hi hagi dades duplicades
- En el moment que es fan escriptures (stores), hem d'assegurar:
  - Que les modificacions no es perden
  - Que les lectures sempre obtenen la versió més actualitzada de les dades
    - ⇒ Gestionar la coherència de les dades

- Les escriptures es poden resoldre de maneres diferents
  - Polítiques d'escriptura

Polítiques d'escriptura	Encert (hit)	Fallada (miss)	
Escriptura immediata (write-through)			
Escriptura retardada (write-back)			

Polítiques d'escriptura	Encert (hit)	Fallada (miss)
Escriptura immediata (write-through)	S'escriu la dada simultàneament a MC i MP	
Escriptura retardada (write-back)		

Polítiques d'escriptura	Encert (hit)	Fallada (miss)
Escriptura immediata (write-through)	S'escriu la dada simultàneament a MC i MP	amb assignació: Portem el bloc de MP a MC S'escriu la dada tant a MC com a MP
Escriptura retardada (write-back)		

Polítiques d'escriptura	Encert (hit)	Fallada (miss)	
Escriptura immediata	S'escriu la dada	amb assignació: Portem el bloc de MP a MC S'escriu la dada tant a MC com a M	
(write-through)	simultàneament a MC i MP	sense assignació: No portem el bloc a MC S'escriu la dada únicament a MP	
Escriptura retardada (write-back)			

Polítiques d'escriptura Encert (hit)		Fallada (miss)	
Escriptura immediata (write-through)	S'escriu la dada simultàneament a MC i MP	amb assignació: Portem el bloc de MP a MC S'escriu la dada tant a MC com a MP  sense assignació: No portem el bloc a MC S'escriu la dada únicament a MP	
Escriptura retardada (write-back)	S'escriu la dada únicament a MC		

Polítiques d'escriptura Encert (hit)		Fallada (miss)	
Escriptura immediata	S'escriu la dada simultàneament	amb assignació: Portem el bloc de MP a MC S'escriu la dada tant a MC com a M	
(write-through)	a MC i MP	sense assignació: No portem el bloc a MC S'escriu la dada únicament a MP	
Escriptura retardada (write-back)	S'escriu la dada únicament a MC	amb assignació: Portem el bloc de MP a MC S'escriu la dada únicament a MC	

### Polítiques d'escriptura - Reemplaçaments

Polítiques d'escriptura		Reemplaçament	
Escriptura immediata	amb assignació	Es pot fer directament, ja que tenim la certesa que la MP està actualitzada i	
(write-through)	sense assignació	conserva la mateixa informació	
Escriptura retardada (write-back)	amb assignació	Hem de saber si la línia de MC conté alguna modificació En cas afirmatiu hem d'escriure les dades de MC a MP abans de fer el reemplaçament	

### Escriptura retardada amb assignació - Reemplaçaments

- Dirty bit
  - Indica si la línia de cache a sigut modificada (escrita)
- Al reemplaçar una línia, si el bit dirty està a 1:
  - 1. S'ha de copiar tot bloc de dades modificat de MC a MP
  - 2. Posar a la MC el nou bloc, sobreescrivint el bloc antic

Valid	Dirty	Tag	Dades
			Bloc 0
			Bloc 1
			Bloc 2
			Bloc 3

El reemplaçament pot ser provocat tant per lectures com escriptures

### Gestio escriptures i rendiment

- Amb escriptura immediata
  - Tots els accessos (d'escriptura) requereixen accedir a MP
  - La MP té una latencia elevada en comparació amb la MC
  - Es perd el benefici de rendiment que aporta la memòria cache
- Amb escriptura retardada
  - En cas de reemplaçament amb Dirty bit a 1 cal copiar el bloc a MP
  - Es perd el benefici de rendiment que aporta la memòria cache

### Buffer d'escriptura

- Buffer que emmagatzema le escriptures pendents de portar a MP
- Un cop escrites les dades a la MC i al buffer, el processador pot continuar l'execució
- Mantenim el benefici que aporta la MC

### Exercici 1

Disposem d'un processador de 16 bits (adreces de 16 bits).

El tamany de bloc de memòria és de 16 bytes.

La memòria cache és de correspondència directa, amb 256 bytes de capacitat i una política d'escriptura immediata sense assignació.

tipus	adreça (hex)	etiqueta (hex)	índex MC (hex)	Encert/ Fallada	#bytes llegits MP	#bytes escrits. MP
R	4534					
R	4568				·	
W	13A4					
W	13A8					
R	3560					
W	453C					
W	60A0					
R	453C					
W	3900					
R	A238					

### Exercici 1 (continuació)

Ompliu la mateixa taula suposant que la la MC té una política d'escriptura retardada amb assignació.


tipus	adreça (hex)	etiqueta (hex)	índex MC (hex)	Encert/ Fallada	#bytes llegits MP	#bytes escrits. MP
R	4534					
R	4568					
W	13A4					
W	13A8					
R	3560					
W	453C					
W	60A0					
R	453C					
W	3900					
R	A238					

# Exemple

Processador de 8 bits, tamany de bloc de 4 bytes

	Memòria
Adreça	Principal
00000000	byte0
0000001	byte1
00000010	byte2
00000011	byte3
00000100	byte4
00000101	byte5
00000110	byte6
00000111	byte7
00001000	byte8
00001001	byte9
00001010	byte10
00001011	byte11
11111100	byte252
11111101	byte253
11111110	byte254
11111111	byte255


Processador de 8 bits, tamany de bloc de 4 bytes



	Memòria
Adreça	Principal
0000000	byte0
00000001	byte1
00000010	byte2
00000011	byte3
00000100	byte4
000001 <mark>01</mark>	byte5
00000110	byte6
00000111	byte7
00001000	byte8
000010 <mark>01</mark>	byte9
00001010	byte10
00001011	byte11
11111100	byte252
111111 <mark>01</mark>	byte253
111111 <mark>10</mark>	byte254
11111111	byte255

Processador de 8 bits, tamany de bloc de 4 bytes






24

Processador de 8 bits, tamany de bloc de 4 bytes

#### **Memòria Cache**

num_línia	V	Tag	Dades
0	0		
1	0		







25


Processador de 8 bits, tamany de bloc de 4 bytes

#### **Memòria Cache**





#### Correspondència directa








26






















### Exemple escriptura immediata amb assignació



11111111


byte255

### Exemple escriptura immediata amb assignació



11111111

byte255



Bloc 0

Bloc 1


Bloc 2


Bloc 63


11111111


byte255

38












11111111

byte255










11111111


byte255



#### Correspondència directa







46


11111111


byte255

#### **Memòria Cache**

num_línia	V	D	Tag	Dades
0	1	1	00001	byte8,byte9,byte10,byte11
1	1	0	00000	byte4,byte5,byte6,byte7

### Correspondència directa







47

#### Memòria Cache

num_línia	V	D	Tag	Dades
0	1	1	00001	byte8,byte9,byte10,byte11
1	1	0	00000	byte4,byte5,byte6,byte7

### Correspondència directa







#### **Memòria Cache**

num_línia	V	D	Tag	Dades	
0	1	0	00000	byte0,byte1, byte2, byte3	
1	1	0	00000	byte4,byte5,byte6,byte7	

### Correspondència directa






# Millores: Associativitat i Multinivell

### Conflictes

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16

### Correspondència directa



num_linia	٧	Tag	Dades
0	0		
1 2 3 4 5 6	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7 8 9 A B	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
C D E	0		
Е	0		
F	0		


### Conflictes

- Tamany de línia = 16 bytes
- Número línies MC = 16

#### **Adreça**

→ LW 0x10010000

### Correspondència directa



num_linia	٧	Tag	Dades
0	0		
0 1 2 3 4 5 6 7 8 9 A B C D E	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
E	0		
F	0		


### Conflictes

- Tamany de línia = 16 bytes
- Número línies MC = 16

#### **Adreça**

→ LW 0x10010000 Miss!

### Correspondència directa



num_linia	V	Tag	Dades
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		


### Conflictes

- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss! → LW 0x10010A00

### Correspondència directa



num_linia	V	Tag	Dades
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
0 1 2 3 4 5 6 7 8 9 A B C D E	0		
E	0		
F	0		

### Conflictes


- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss!

→ LW 0x10010A00 Miss!

### Correspondència directa



num_linia	V	Tag	Dades
0	1	100100	
1	0		
2	0	*	
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

### Conflictes


- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss!

→ LW 0x10010A00 Miss!

### Correspondència directa



num_linia	V	Tag	Dades
0	1	10010A	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

### Conflictes


- Tamany de línia = 16 bytes
- Número línies MC = 16

#### **Adreça**

LW 0x10010000 Miss!
LW 0x10010A00 Miss!

LW 0x10010004 Miss!

#### Correspondència directa



num_linia	V	Tag	Dades
0	1	10010A	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E	0		
F	0		

### Conflictes


- Tamany de línia = 16 bytes
- Número línies MC = 16

#### **Adreça**

LW 0x10010000 Miss!
LW 0x10010A00 Miss!

LW 0x10010004 Miss!

#### Correspondència directa



num_linia	V	Tag	Dades
0	1	100100	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		


### Conflictes

- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss! LW 0x10010A00 Miss! LW 0x10010004 Miss! LW 0x10010A04 Miss!

#### Correspondència directa



num_linia	٧	Tag	Dades
0	1	100100	
1	0		
0 1 2 3 4 5 6 7 8 9 A B C D E	0	*	
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
E	0		
F	0		


### Conflictes

- Tamany de línia = 16 bytes
- Número línies MC = 16

### <u>Adreça</u>

LW 0x10010000 Miss! LW 0x10010A00 Miss! LW 0x10010004 Miss! LW 0x10010A04 Miss!

#### Correspondència directa



num_linia	V	Tag	Dades
0	1	10010A	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

#### **Memòria Cache**





- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss! LW 0x10010A00 Miss! LW 0x10010004 Miss! LW 0x10010A04 Miss!

#### Correspondència directa





### Un bloc de memòria pot anar a qualsevol línia de MC

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16



num_linia	V	Tag	Dades
0	0		
1	0		
2	0		
0 1 2 3 4 5 6	0		
4	0		
5	0		
6	0		4
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
7 8 9 A B C D E	0		
Е	0		
F	0		

- Un bloc de memòria pot anar a qualsevol línia de MC
  - Processador MIPS de 32 bits
  - Tamany de línia = 16 bytes
  - Número línies MC = 16

#### <u>Adreça</u>

→ LW 0x10010000



num_linia	٧	Tag	Dades
0	0		$\Box$
1	0		$\Box$
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

- Un bloc de memòria pot anar a qualsevol línia de MC
  - Processador MIPS de 32 bits
  - Tamany de línia = 16 bytes
  - Número línies MC = 16

#### <u>Adreça</u>

→ LW 0x10010000 Miss!



num_linia	V	Tag	Dades
0	0		$\Box$
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

- Un bloc de memòria pot anar a qualsevol línia de MC
  - Processador MIPS de 32 bits
  - Tamany de línia = 16 bytes
  - Número línies MC = 16

#### **Adreça**

→ LW 0x10010000 Miss!



num_linia	V	Tag	Dades
0	1	1001000	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

### Un bloc de memòria pot anar a qualsevol línia de MC

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss!

LW 0x10010A00 Miss!



num_linia	V	Tag	Dades
0	1	1001000	
1	0		
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
0 1 2 3 4 5 6 7 8 9 A B C D E F	0		
F	0		

- Un bloc de memòria pot anar a qualsevol línia de MC
  - Processador MIPS de 32 bits
  - Tamany de línia = 16 bytes
  - Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss! **LW** 0x10010A00 Miss!



num_linia	V	Tag	Dades
0	1	1001000	
0 1 2 3 4 5 6 7 8 9 A B C D E	1	10010A0	
2	0	-	
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
E	0		
F	0		

### Un bloc de memòria pot anar a qualsevol línia de MC

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss! LW 0x10010A00 Miss!

LW 0x10010004 Hit!

@	Número de bloc Tag	Offset
	<b>←</b>	<b>→</b>
	28 bits	4 bits

num_linia	V	Tag	Dades
0	1	1001000	
0 1 2 3 4 5 6 7 8 9 A B C D E F	1	10010A0	
2	0	-	
3	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
E	0		
F	0		

### Un bloc de memòria pot anar a qualsevol línia de MC

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss!
LW 0x10010A00 Miss!
LW 0x10010004 Hit!
LW 0x10010A04 Hit!

@	Número de bloc Tag	Offset
	₹ 28 bits	4 bits

num_linia	٧	Tag	Dades
0	1	1001000	
1 2 3	1	10010A0	
2	0	7	
	0		
4	0		
5	0		
6	0		
7	0		
8	0		
9	0		
Α	0		
В	0		
С	0		
D	0		
4 5 6 7 8 9 A B C D E F	0		
F	0		

### Un bloc de memòria pot anar a qualsevol línia de MC

- Processador MIPS de 32 bits
- Tamany de línia = 16 bytes
- Número línies MC = 16

#### <u>Adreça</u>

LW 0x10010000 Miss!
LW 0x10010A00 Miss!
LW 0x10010004 Hit!
LW 0x10010A04 Hit!


@ Número de bloc Tag Offset 28 bits 4 bits

- Millor tassa d'encert
- Major cost en hardware

num_	linia	٧	Tag	Dades
	0	1	1001000	
	0 1 2 3 4 5 6 7 8 9 A B C D E F	1	10010A0	
	2	0	,	
	3	0		
	4	0		
	5	0		
	6	0		
	7	0		
	8	0		
	9	0		
	Α	0		
	В	0		
	С	0		
	D	0		
	Ε	0		
are	F	0		

- La MC s'organitza per conjunts
  - Cada conjunt té un número fixe de línies (associativitat)
- Cada bloc de MP es mapeja a un conjunt fixe, però pot anar a qualsevol línia dintre del conjunt
- Millor compromís entre cost de implementació i tassa d'encerts

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies




conjunt	٧	Tag	Dades	V	Tag	Dades
0	0			0		
1	0			0		
2	0			0		
3	0			0		
4	0			0		
4 5	0			0		
6	0			0		20
7	0			0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

→ LW 0x10010000 Miss!




conjunt	٧	Tag	Dades	V	Tag	Dades
0	0			0		
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

→ LW 0x10010000 Miss!



conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		0		
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		1
6	0			0		
7	0	ė.		0		


- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

LW 0x10010000 Miss!

LW 0x10010A00 Miss!



conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		0		
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0	ė.		0		8


- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

LW 0x10010000 Miss!

→ LW 0x10010A00 Miss!




conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		1,	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0	ė.		0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

LW 0x10010000 Miss!
LW 0x10010A00 Miss!
LW 0x10010004 Hit!




conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

LW 0x10010000 Miss!
LW 0x10010A00 Miss!
LW 0x10010004 Hit!
LW 0x10010A04 Hit!




conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0			0		
5	0			0		
6	0			0		
7	0			0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt

Procesador MIPS de 32 bits Tamany de línia = 16 bytes MC: 8 conjunts de 2 línies

#### <u>Adreça</u>

LW 0x10010000 Miss! LW 0x10010A00 Miss! LW 0x10010004 Hit! LW 0x10010A04 Hit!



conjunt	٧	Tag	Dades	V	Tag	Dades
0	1	200200		1	200214	
1	0			0		
2	0			0		
3	0			0		
4	0	8		0		
5	0			0		
6	0	5		0		
7	0	4		0		

- Cada bloc de memòria es mapeja a un conjunt fixe
- El bloc pot anar a qualsevol línia dintre del conjunt