

UMAquizz2.pdf



abcd__1234



Paralelismo



3º Grado en Ingeniería Informática



Facultad de Informática de Barcelona (Fib)
Universidad Politécnica de Catalunya



[Accede al documento original](#)



Una cuenta que no te pide **nada**.

Ni siquiera que apruebes. De momento.
(Estudia y no nos des ideas)

Cuenta NoCuenta

[Saber más](#)

1/6
Este número es indicativo del riesgo del producto, siendo 1/6 indicativo de menor riesgo y 6/6 de mayor riesgo.

ING BANK/Nº se encuentra adherido al Sistema de Garantía de Depósitos, regulado con una garantía de hasta 100.000 euros por depositante. Consulta más información en [ing.es](#)



Ya has abierto los apuntes,
te mereces ese descanso.

También te mereces que no te cobren
por tener una cuenta. **Cositas.**

Ven a la **Cuenta NoCuenta**

Saber más



Pregunta 1

Completa

Puntuació 1,00
sobre 1,00

Marca la pregunta

Assuming a UMA system with two processors, sharing the access to 8 GB of main memory. Coherence is implemented with snooping write-invalidate MSI.

Assuming initially empty caches, let's consider the following sequence of memory accesses to the same memory address w0, r0, w0, r1, r0, w1, w0, r1 (being rx a read access by processor x and wx a write access by processor x). In order to answer the following questions we suggest you do a table showing the CPU event (PrRd or PrWr), bus transaction (BusRd, BusRdX, BusUpgr or Flush) and cache line status (M, S or I) for each processor.

Is it true that all accesses to memory in the previous list always imply a bus transaction placed on the bus by the corresponding snooper?

Trieu-ne una:

- ☐ Vertader
☒ Fals

Pregunta 2

Completa

Puntuació 5,00
sobre 5,00

Marca la pregunta

Fil in the empty spaces in the following two sentences:

The previous sequence of memory accesses implies BusRd, BusRdX, BusUpgr, and Flush commands. In total cache line invalidations are performed.



do your thing

WUOLAH