AzureMIPS——顺序双发射11级流水处理器 NSCSCC2022 决赛答辩

李睿潇、朱元依、张政镒、李少群

复旦大学

2022年8月20日







夏旦大学

开发语言





(a) Scala

(b) SpinalHDL

图 1: Scala与SpinalHDL

参数化、灵活、可读性高。







前端架构




图 2: 前端架构设计简图

后端架构




图 3: 后端架构设计简图



取指

• 取指流水线

- Fetch 1: 仲裁PC,发送虚拟地址至ICache
- Fetch 2: 发送通过MMU获得的物理地址,若有异常,则作标记.
- Fetch 3: 对ICache返回的指令作快速译码,判断出分支指令, 必要时进行PC重定向
- 取指缓冲
 - 16-Entries指针FIFO
 - 每周期最多"4进2出"
 - 跳过非分支延迟槽中的空指令
- 分支预测
 - RAS分支预测
 - Bi-Mode分支预测器
 - 256-Entries BTB



取指缓冲对双访存的优化

```
sw t8, 0(a3)
   lw t7, 8(t0)
   nop
   sw t7, 8(a3)
   lw t6, 12(a0)
6
   nop
   sw t6, 12(a3)
   lw t5, 16(a0)
   nop
10
   sw t4, 20(a3)
11
   lw t3, 24(t0)
12
   nop
13
```

```
sw t8, 0(a3)
   lw t7, 8(t0)
   sw t7, 8(a3)
   lw t6, 12(a0)
   sw t6, 12(a3)
   lw t5, 16(a0)
   sw t4, 20(a3)
11
   lw t3, 24(t0)
12
13
```

译码、发射与读寄存器

译码

- 译码模块单独占一个流水级
- 将指令译成对应的uOp, 并译出必要信息
- 判断是否为保留指令或会触发协处理器不可用的指令,并作标记
- 发射
 - 组合逻辑, 与读寄存器共占一级流水级
 - 进行单发射仲裁
- 读寄存器
 - 后续流水级旁路和通用寄存器堆间的数据仲裁
 - 当所需数据在流水线中还没被计算出来时,暂停操作
 - 提前计算跳转地址供执行阶段进行分支预测正确性检验

执行

执行

- 对于普通运算指令,执行阶段直接计算结果并放入流水线中
- 对于访存指令,执行阶段计算其访存地址
 - 在初赛提交中,本周期还会进行访存地址冲突检查
 - 在决赛提交中,访存地址冲突检查移到单独一级流水
- 对于多周期指令,执行单元请求流水线暂停,直到其执行完毕
- 执行单元直接和Hi/Lo寄存器交互,故不需要对Hi/Lo寄存器 作旁路转发
- 如果指令需要跳转,执行单元会发出跳转信号



执行

通过参数化标 1 记, 上下两个 执行单元有着 不一样的功 能,但用着同 一份代码。 只有上执行单 8 元拥有处理分 9 支指令的能力. 去除了无用的11 冗余, 也不 引来额外的麻湿 烦。

```
class SingleExecute(
  advanced : Boolean = true
  extends Component {
class Execute extends Component {
  . . .
  val units = Seq(
        SingleExecute(true),
    new
    new SingleExecute(false)
```

访存

访存冲突与虚实转换流水级:该级为决赛提交中拥有的一级流水级,原因在于决赛提交版本中含有TLB,访问需要较长的时间,因此我们对流水线再次进行了切分,其主要功能如下

- 地址冲突检查
 - 若出现同时写同一个字对齐后的地址,则进行单发调度
 - 若出现使用不同数据通路(DCache与Uncache)的地址,则 进行单发调度
- 虚实地址转换
 - 访问TLB, 获得VPN对应的PFN
 - 若出现TLB异常,则对指令作标记,在下一周期中处理

访存

- 访存第一阶段
 - 向CacheAccess发送虚拟地址与物理地址, 拉起访存请求
 - 将指令的异常信息交付异常处理单元
- 访存第二阶段
 - 等待CacheAccess返回Hit信号
- 访存第三阶段
 - 收到返回的数据,写回通用寄存器堆





夏旦大学

Bi-Mode分支预测器

在设计上, 我们借鉴了开源 的RISC-V处理器玄铁910的分 支预测部分,采用了设计简 单、性能优秀的Bi-Mode分 支预测器。这种分支预测方 法融合了局部分支预测和全 局分支预测, 充分利用了历 史分支信息,同时还将倾向 于跳转和倾向于不跳转的分 支指令分两个表进行存储, 有效降低了混叠干扰。




图 4: 分支预测图示

分支预测准确率

表 1: 性能测试中的分支预测表现

程序	准确率	程序	准确率
bubble sort crc32 quick sort sha stringsearch	70.1% 95.3% 75.5% 97.6% 88.4%	coremark dhrystone select sort stream copy	77.3% 96.0% 92.1% 97.1%



复旦大学

指令高速缓存

- 4路组相联
- 4 Banks, 基于xpm memory
- 每周期可返回128 bit数据(4条指令)
- 取指合并
- 所需的4条指令不在同一个缓存行中→ 1!B\$aCacheLinefiΣΦvffi
- 支持Cache指令



数据高速缓存

- 4路组相联
- 基于 xpm_m emory**真双端口** $fi\Gamma hØ$ \$ $aX\Upsilon$ $\iota, \ll 6\Delta$
- 支持Cache指令





PMON

成功启动PMON,并能正确运行PMON的全部指令





