4 장 : ATmega128

ATmega128 마이크로콘트롤러를 이용한 임베디드시스템 구현





신 상 석

목차


- 1. 규격, 특징
- 2. 구조
- 3. 패키지
- 4. 신호선
- 5. 메모리구조
- 6. 레지스터
- 7. 전원
- 8. 클록
- 9. 리셋

- □ 규격, 특징
 - 고성능, 대용량, 저전력 8비트 마이크로콘트롤러
 - RISC 구조이며 최대 16Mhz로 동작하여 16 MIPS의 성능
 - 133종 명령어 세트
 - 32개의 8비트 범용 레지스터

- Why 128 ?
- 128 Kbytes의 ISP(In System Programming) 방식의 프로그램용 플래시메모리 장착, 각 4 Kbytes의 RAM 및 EEPROM 내장
- 총 53개의 GPIO 포트 내장
- 8개의 외부 인터럽트를 포함한 35개의 인터럽트 벡터 내장
- JTAG(Joint Test Action Group, IEEE1149.1) 포트 지원
- 64핀 TQFP(Thin Quad Flat Package) 또는 MLF(Micro Lead Frame) 패키지 타입
- 4.5V-5.5V(ATmega128), 2.7V~5.5V(ATmega128L) 동작

TQFP vs MLF





IC 패키지 타입

- DIP : Dual Inline Package
- ☐ SOP : Small Outline Package
- ☐ SSOP: Shrink Small Outline Package
- ☐ TSSOP: Thin-Shrink Small Outline Package
- □ SOIC : Small Outline Intergrated Circuit
- ☐ LQFP: Low profile Quad Flat Package
- □ TQFP: Thin profile Quad Flat Package
- ☐ BGA : Ball Grid Array







DIP

SMD

BGA

- □ 규격, 특징 (계속)
 - 2개의 8비트 타이머/카운터 및 2개의 16비트 타이머/카운터
 - 분리된 프리스케일러와 비교모드, 캡쳐모드를 가진 두개의 확장 16비트 타이머/카운터
 - 분리된 오실레이터에 의한 Real Time Counter
 - 8 채널, 10bit ADC
 - TWI(Two-Wire Serial) 인터페이스 (I ²C)
 - 2개의 시리얼 UART 인터페이스
 - Master/Slave SPI 시리얼 인터페이스
 - 프로그램 가능한 워치독(Watchdog) 타이머
 - 아날로그 비교기
 - 2개의 8bit PWM(Pulse Width Modulation) 채널 및 6개의 프로그램 가능한 2~16bit PWM 채널


- □ 규격, 특징 (계속)
 - Power-on Reset, 안정된 전원 공급을 위한 Programmable
 Brown-out Detection
 - 내부 RC 오실레이터
 - 외부와 내부의 다양한 인터럽트 소스
 - 6개의 Sleep 모드
 - 소프트웨어적으로 선택 가능한 클럭 주파수
 - 전체 풀업 Disable* I/O
 - 프로그램 가능한 53개의 I/O
 - 동작 전원 : 2.7V ~ 5.5V
 - 동작 클록: 0-16Mhz (ATmega128), 0-8 MHz(ATmega128L)

□ 규격, 특징 (정리)


모델명	플래시 (KB)	EEPROM (Bytes)	SRAM (Bytes)	Vcc (V)	Emax (MHz)	ISP 기능	Self Program Memory	명령 수	Max I/O (PIn)	인터 럺틌	외부 인터 런트	8비트 타이머	16비트 타이머	워치 독
ATmega128 ATmega128L														


모델명	UART SPI	DAG	0비트 이날 A/D 로그 채널) 비교기	PWM (채널) RTC	Brown 하드 Out 웨어 Detector 곱셈기	내장 발진기	패키지
ATmega128 ATmega128L							

ㅁ 구조



- □ 패키지
 - 64pin
 - TQFP 혹은 MLF
 - 7세트의 GPIO





- □ 신호선
 - 전원 관련
 - □ Vcc : 전원 입력 단자
 - □ GND: 그라운드 입력 단자
 - □ AVCC : AD변환기 및 포트 F에 대한 아날로그 공급 전압 입력 단자
 - □ AREF: ADC 참조 전압(Reference Voltage) 입력 단자
 - 클록, 리셋 관련
 - □ XTAL1, XTAL2: 발진용 증폭기 입력 및 출력 단자
 - □ RESET : 시스템 리셋 신호
 - 버스 사이클 관련
 - ALE : Address Latch Enable, AD7-AD0 신호에 어드레스가 출력 되고 있음을 나타내는 신호
 - RD*, WR* : Read 또는 Write 사이클이 진행됨을 알리는 신호

- □ 신호선 (계속)
 - 외부 인터럽트 관련
 - □ INT0~INT7 : Externel Interrupt, 외부 인터럽트 요청 신호
 - 타이머/카운터 관련 신호
 - □ TOSC1, TOSC2 : Timer/Counter0 RTC Oscillator, RTC 기능을 사용할 경우 클록 발생을 위한 수정발진자 접속 단자
 - □ T1, T2, T3 : Timer/Counter Clock Input, 타이머/카운터 1, 2, 3 의 클록 입력 신호
 - □ OC0, OC1A, OC1B, OC1C, OC2, OC3A, OC3B, OC3C:
 Timer/Counter 0, 1, 2, 3 Output Compare Match and PWM
 Output, 각 타이머의 비교 출력 신호 또는 PWM 모드 설정시
 PWM 출력 신호
 - □ ICP1, ICP3 : Timer/Counter Input Capture Pin : 타이머/카운터1, 3의 캡처 모드 트리거 신호


- □ 신호선 (계속)
 - GPIO 관련
 - □ PA7~PA0: 8비트 양방향 입출력 단자, 외부메모리를 둘 경우에는 주소버스(A7-A0)와 데이터버스(D7-D0)로 사용
 - □ PB7~PB0
 - □ PC7~PC0
 - □ PD7~PD0
 - □ PE7~PE0
 - □ PF7~PF0
 - □ PG4~PG0

% 주의 : GPIO 신호는 이후 나오는 다른 신호들과 중복되므로 조심 !!! 다른 기능으로 세팅이 되면 GPIO의 기능으로는 사용 할 수 없음

- □ 신호선 (계속)
 - ADC 관련
 - □ ADC0-ADC7 : ADC Input Channel 0-7, 아날로그 입력 신호
 - □ AIN0, AIN1 : Analog Comparator Positive Input : 아날로그비교 기의 플러스 및 마이너스 극성 입력 신호
 - ISP 관련
 - PEN*: Programing Enable 신호, power-on 리셋 시 '0' 상태로 유지해 SPI를 허용하는 하는 신호
 - □ SCK: Serial Clock Enable, ISP 프로그램 시 클록 신호
 - □ PDI: Programming Data Input, ISP 프로그램 시 MOSI 신호
 - □ PDO: Programming Data Output, ISP 프로그램 시 MISO 신호
 - JTAG 관련
 - ☐ TCK, TMS, TDO, TDI : JTAG Test Clock, Test Select, Test Output, TDI, Test Input

- □ 신호선 (계속)
 - USART 관련
 - □ TXD0, RXD0 : USART0,의 송수신 데이터 신호
 - □ TXD1, RXD1 : USART1의 송수신 데이터 신호
 - □ XCK0, XCK1 : USART0, USART1이 동기모드로 작동시 송수신 클록 신호
 - SPI 관련
 - ☐ SS* : SPI Slave Select Input
 - □ SCK: SPI Serial Clock
 - ☐ MOSI: Master Output / Slave Input
 - ☐ MISO: Master Input / Slave Output
 - TWI 관련
 - ☐ SCL: TWI Serial Clock
 - ☐ SDA: TWI Serial Data

- □ 메모리 구조
 - 프로그램 메모리
 - □ 프로그램 코드를 저장하고 실행하기 위해 필요한 메모리
 - □ 16비트의 64K 워드 (총 128Kbyte) 플래시 메모리
 - Boot Flash Section과 Application Flash Section으로 구분
 - Application flash Section : 프로그램 코드를 저장하는 공간
 - Boot Flash Section: Boot Loader HEX코드를 저장하는 공간
 - 데이터 메모리
 - □ 프로그램이 실행될 때 임시로 데이터를 저장하는 메모리
 - □ 8비트 각 4Kbyte의 SRAM 메모리 및 EEPROM 메모리
 - □ 8비트의 레지스터
 - 범용 레지스터(General Purpose Register) : ALU 연산에 필요한 데 이터들을 임시로 저장하는데 사용
 - 특수기능 레지스터(Special Function Register) : 칩의 I/O 제어나 상 태보고 등의 특별 기능들을 수행



- □ 레지스터
 - 범용 레지스터

General Purpose Working Registers

7	0	Addr.	
R0		\$00	
R1		\$01	
R2		\$02	
R13		\$0D	
R14		\$0E	
R15		\$0F	
R16		\$10	
R17		\$11	
R26		\$1A	X-register Low Byte
R27		\$1B	X-register High Byte
R28		\$1C	Y-register Low Byte
R29		\$1D	Y-register High Byte
R30		\$1E	Z-register Low Byte
R31		\$1F	Z-register High Byte

- □ 레지스터
 - 특수기능 레지스터
 - □ 칩의 I/O 제어나 상태보고 등의 특별 기능들을 수행
 - □ I/O 레지스터
 - 64바이트 (0x20에서 0x5f번지) 로 구성
 - 내장된 각종 I/O 장치를 제어
 - 상태레지스터(SREG) : ALU의 연산 후 상태와 결과를 표시
 - 스택 포인터 (SP) : 스택 위치 표시
 - □ 확장 I/O 레지스터
 - 160바이트(0x60에서 0xff번지)로 구성
 - ATmega128에 추가된 각종 I/O를 제어

- □ 전원
 - 2.7V ~ 5.5V의 DC 전원
 - 전원을 절약할 수 있는 6가지의 sleep 모드
 - □ Idle모드
 - □ ADC noise reduction 모드
 - Power-down 모드
 - Power-save 모드
 - Standby 모드
 - Extended Standby 모드

- □ 클록
 - 5가지 클록 소스
 - □ 내부 RC(디폴트 클록) 발진기 : 내장된 RC 발진기를 사용하는 경우
 - □ 외부 RC 발진기 : 정밀한 타이밍이 요구되지 않는 용도로 외부에 RC 소자를 접속한 발진회로를 사용.
 - 외부 수정 발진기 : 외부에 크리스탈 또는 세라믹 레조네이터를 사용하는 경우
 - □ 저주파 수정 발진기 : 외부에 32.768kHz의 낮은 주파수 크리스 탈을 사용하는 경우
 - □ 외부 클록 : 외부 다른 보드(8051보드, PIC보드)등의 클럭을 가져와 XTAL1단자에 연결.
 - CKSEL3~0와 SUT1~0, XDIV 레지스터를 이용하여 클록발생 원과 주파수를 설정

- ㅁ 클록
 - 클록의 종류
 - □ CPU 클록 : 범용레지스터, 상태레지스터, 데이터 메모리와 같은 AVR의 핵심적인 동작과 관련된 클록
 - □ I/O 클록 : 타이머, SPI, USART 등 I/O모듈 대부분에서 사용되는 클록
 - □ Flash 클록 : Flash와의 인터페이스를 제어하는 클록
 - □ 비동기 타이머 클록 : 외부 32kHz 수정 발진기를 소스로 하는 비동기 타이머용 클록
 - □ AD변환기 클록 : AD변환기용의 클록
 - 소비 전력을 절약시키기 위해 개별적으로 공급 차단 가능

- ㅁ 리셋
 - 정상적으로 동작하고 있는 마이크로컨트롤러가 리셋되면 모든 I/O레지스터값이 디폴트값으로 초기화되고, 프로그램은 리셋 벡터에서 시작
 - 리셋의 5가지 발생원
 - □ Power-on Reset : 전원전압 VCC의 전압 레벨에 따른 리셋
 - □ External Reset : /RESET 핀에 의한 외부 리셋
 - □ Watchdog Reset : 워치독 타이머에 의한 리셋
 - □ Brown-out Reset: Brown-out Detector에 의한 리셋.
 - □ JTAG AVR Reset : JTAG 시스템에 의한 리셋.

숙저

1. ATmega128 규격표 외우기

묻고 답하기

