

南京邮电大学 2016 /2017 学年 第二学期


《数字电路与逻辑设计 A》期末试卷(答案/评分标准)

院(系	:)		班级				学号			姓名	
	题号				四	五	六	七	八	总 分	
	得分										1
得 分	<u> </u>	填空	和选择	题(每	身空 1 分	分,共	计 25 :	分) ´			
	1. 当逻辑函数有 n 个变量时, 共有 <u>D</u> 个变量取值组合? A、n B、2n C、n ² D、2 ⁿ										
2 (21)											
	11 1000) ₈ .					= ((1100 110	<u>JU</u>)格育	福		
5. 逻辑	∤函数 F = 、 B	:A⊕(A	тфр) =	= <u> </u>	°	C 4	ω p	**	=	<u></u>	
A Z# 👉	. \ B · ACNE⊠	uit in	お、A 猫眼	l D /	いまる		IJ <i>B</i> . Andebel	上出田田	人 Aせ	リガ マップ: 現4年	. I I
	. ASM 图 、传输柜								元以削	寄存器操	/F
	、 很 棚 但 二输入 与 #										
	棚/ ハラ ョ 、 01→1(1 .01	
			***************************************						D, i	101	
	□函数 <i>F</i> =	`	,							1- 1	 1
									•	$\langle V_{\rm REF}/8 \mid$	
				前出的二	二进制编	晶屿为 0	00,则	$5V_{REF}/3$	$8 \le u_1 < \varepsilon$	$6V_{REF}/8$	时
	力二进制组										
	. 100										
					00KHz	,欲将不	存放在i	亥寄存 者	善中的数	数左移 8 位	<u>ì</u> ,
	核操作需要										
	、10μs										
	一个时间_							拟量的	过程称	_ A 。	
	、采样										
	构成容量							56×4 的	RAM	ı	
	2										
11.随	机存取存	储器 R	AM 中	的内容,	当电池	原断掉后	言又接通	重,存储	器中的]内容C	<u>.</u> .
Δ	占席全、	亦	B. 全	部为1	C.	不确定	T I) 保持	不变		



- 二、简答题(仅要求写出结论。每小题 4 分, 共计 16 分)
- (1) 公式法逻辑化简。求下面表达式的最简"与或"表达式: $F = (A \oplus B)C + ABC + \overline{ABC}$
- (2) 卡诺图逻辑化简。求下面表达式的最简 "与或"表达式: $F = \sum m(0,2,3,6,9,10,15) + \sum \phi(7,8,11)$
- (3)逻辑电路结构。试分析题图所示逻辑电路,写出电路的逻辑表达式。
- (4) 状态化简。原始状态转移表如题表所示,画出其最简状态转移图。





S(t)	N(t),	/Z(t)
	X=0	X=1
A	A/0	B/0
В	C/0	A/1
C	B/0	D/1
D	D /0	C/0

题(4)表


解: (1) F = C

(2)
$$F = A\overline{B} + \overline{A}C + \overline{B}\overline{D} + CD$$

(3)	逻辑表达式:	D	高	阻态	,	当 $B=0$ 时;
	之冉农处以:	1 -	A	,	当	B=1时;

(4)最简状态转移图:(未画出状态转移图, 但写出状态转移表,则-1分)

S(t)	N(t)/Z(t)					
5(0)	X=0	X=1				
A	A/0	B/0				
В	B /0	A/1				



得 分

三、(计 8 分)设计一个组合电路,其输入 X 及输出 Y 均为三位二进制数。要求: 当 $0 \le X \le 3$ 时,Y = X; 当 $4 \le X \le 6$ 时,Y = X + 1,且 X > 6。要求: 完成真值表,并得到最简与非逻辑(不要求画出电路)。

解: 设 X 为 $x_2x_1x_0$, Y 为 $y_2y_1y_0$, 得真值表 (计 5 分)。

化简后得到 y₂y₁y₀分别为:(各1分,共计3分)

$$y_2=x_2$$


$$y_1 = x_1 + x_2 x_0 = \overline{x}_1 \cdot x_2 x_0$$


$$y_0 = \overline{x}_2 x_0 + x_2 \overline{x}_0 = \overline{\overline{x}_2 x_0} \cdot \overline{x_2 \overline{x}_0}$$

				·	,,
\mathbf{x}_2	\mathbf{x}_1	\mathbf{x}_0	y_2	y_1	y_0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	¢	¢	¢

四、(15分) 若 $F = (A \oplus B) \cdot \overline{C} + \overline{A \oplus B} \cdot C$,用如下方法实现该函数:

- (1) 用 3 线-8 线译码器 74138 和与非门: (计 5 分)
- (2) 用 ROM 阵列, 并正确标出与阵列和或阵列图; (计 5 分)
- (3) 用八选一数据选择器 74151。(计 5 分)






解: $F = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC$

(1) 取 ABC= $A_2A_1A_0$ (或 CBA= $A_2A_1A_0$),

$$F(A,B,C) = F(C,B,A) = \sum_{m_1 \cdot m_2 \cdot m_4 \cdot m_7} m(1,2,4,7)$$


$$= \overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7} = \overline{Y_1 \cdot Y_2 \cdot Y_4 \cdot Y_7}$$


- (2) ROM 与阵列固定、或阵列可编程。 (m7-m0时,输出编程阵列应与之对应)
- (3) $Y(A,B,C)=Y(C,B,A)=m_7+m_4+m_2+m_1$ 取 ABC=A₂A₁A₀(或 CBA=A₂A₁A₀), 则有 D₇=D₄=D₂=D₁=1,D₆=D₅=D₃=D₀=0



得 分

五、(计 8 分) 试绘出题图所示电路中 Q_0 、 Q_1 端和 Z 端的波形。假设 Q_0 、 Q_1 的初始状态均为 0。






(Q₀,Q₁,Z 波形分别为 3 分,3 分,2 分,若 CLR 时序错,则-8 分。)

《数字电路与逻辑设计 A》试卷答案 第 4 页 共 6 页

(计8分)两片74161芯片组成的计数器电路如题图所示。


- (1) 两片 74161 分别接成了多少进制计数器?
- (2) 若增加虚线部分电路, 电路分频比 fv: fcp 为多少?



- 解: (1) 同步置 0。M1=10, M2=3: (各 3 分, 共计 6 分)
 - (2) 异步清 0。M=24 计数器,即 f_Y: f_{CP}=1:24。(计 2 分)

得 分

七、(计 10 分) 试完成题图所示的 74194 输出端的编码表,并写出数据选择器 74151 输出端 F 处的序列信号。



解: $M_1 = \overline{Q_1} \overline{Q_2} Q_3$, $D_{SR} = Q_3 \odot Q_2$ 。状态编码表为: ($Q_0 - Q_3$ 计 4 分, M_1, D_{SR}, F 分别计 1 分,共计 9 分;若按左移设计,则-5 分)

F 处的序列为: __0110010011__。(计1分)

八、(计 10 分) 某数字系统的 ASM 图如题图所示。用每态一触发器的方法设计控制器(不需画电路图)。要求:

- (1) 在 ASM 图上标注出每个状态的编码。
- (2) 选用 DFF 实现系统时,各触发器的激励方程和 4 个变量的表达式。

解: (1) 编码如图示(或 0001,0010,0100, 1000, 4 个都对计 2 分, 错一个扣 1 分, 扣完为止)

(2)(各表达式分别计1分,共计8分)


激励方程:

$$\begin{split} D_0 &= T_0 \overline{V}_0 + T_3 \\ D_1 &= T_0 V_0 + T_2 \overline{V}_2 \\ D_2 &= T_1 \overline{V}_1 + T_1 V_1 = T_1 \\ D_3 &= T_2 V_2 \end{split}$$


输出方程:

$$INI = T_0$$

 $ADD = T_1V_1$
 $SHIFT = T_2$
 $ASSIGN = T_3$




【附录】




_____ 姓名_

《数字电路与逻辑设计A》表

		題号	*******		=	四	- <u>F</u> L	六	七	八	总分	÷	
		得分											
自觉遵守考试规则, 诚信考试, 绝不作弊 独 城 城 一	3. JK A 图 用 () () () () () () () () () (1. 1. 1. 2. 8h 0 1. 1. 1. 1. 1. 2. 8h 0 1. 1. 1. 1. 2. 8h 0	下、29.5 取 1-1B B 41 = 15 述 F A A Q m 中化的 B シンプ 表 C - 5 - 取 1-1B B 41 = 15 述 F 、 M 信表 + 1 目 简延 C - 2 で - 1 を B - 2 を B - 2 で - 1 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B - 2 を B -	式 C	合 001组 C 量 1 1/2 A 组量 息	1001.0 角 J取 C 辑	则=101发是一门现、存《断通》,242的不见为一个类的10发是一个逻与或储的掉,,"——",是对一个卷下是一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个	D. BAZIBCD D. M. A. A. A. A. B. A. B. A. B. B. A. B. B. B. B. A. B.	。 O 1 2 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2	- T 出版	J=0,K=Q D	C + FBU + FBU + 10, 13, 4)	
= (A+B). (A - 42 -	+6) . Ki r	(=4		ABU	+ABC	+ABU+AB	Z







二、简答题(仅要求写出统论。每小题 4 分, 共计 16 分)

(1) 公式法逻辑化简。求下面逻辑函数的最简"与或"表达式。

F = ABCD + ABD + BCD + ABC + BD + BC

(2) 卡诺图逻辑化简。求下面逻辑函数的最简"与或"表达式





S(t)	N(t)/	/Z(t)
J (1)	X=0	X=1
S ₀	S ₀ /0	S ₁ /0
S_{I}	S ₂ /0	S ₀ /1
S_2	S ₁ /0	S ₃ /1
S_3	S ₃ /0	S ₂ /0

解(C(1)) 最简"与或"式: F=B

20 K 图化简得: $F = \overline{B}C + \overline{BD} + B\overline{C}D$

) 最简状态转移图如右图所示。(未画出状 态转移图,但写出状态转移表,则-1分)

題 (4)表				
S(t)	N(t)/Z(t)				
O(t)	X=0	X=1			
S_0	S ₀ /0	S ₁ /0			
S_{I}	S ₁ /0	S ₀ /1			

三、(计8分)设计一个组合电路,

输入端 A、B、C、D 输入余 3BCD 码时,输出为 F。当输入十进制 数码 0、2、4、5、7 所对应的余 3BCD 码时,输出 F=1:输入其它 余 3BCD 码时,输出 F=0。要求:完成真值表和卡诺图,并写出电

路最简与非逻辑(不要求画出电路)。

根据题意可以列写真值表如下:

A	В	С	D	F	Α	В	C	D	F
0	0	0	0	φ	1	0	0	0	1
0	0	0	1	ф	1	0	0	1	0
0	0	1	0	φ/	1	0	1	0	1
0	0	1	1	1	1	0	1	1	0
0	1.	0	0	0	1	1	0	0	0
0	1	0	1	-	1	1	0	1	₽
0	1	1	0	0	1	1	1	0	ф
0	1	1	1	1	1	1	1	1	ф
							_		,


AB	00	01	11	10	
00	ø	16	1	0	•
01		7	1)		
11		ф	ф	ф	
10				1	
,	1			1	•


K 图化简后得到: $F = \overline{B} \overline{D} + \overline{A}D$ (真值表, K图, 表达式分别计 3, 3, 2分)

《数字电路与逻辑设计 A》试卷答案 第 3 页 共 6 页

四、(15 分) 已知函数 $F = (\overline{A} \oplus B) \cdot C + AB$,用下列方法实现该函数:

- (1) 用 3 线-8 线译码器 74138 和与非门; (计 5 分)
- (2) 用 ROM 阵列,并正确标出与阵列和或阵列图; (计 5 分)
- (3) 用八选一数据选择器 74151。(计 5 分)





解: (1) 取 A=A₂, B=A₁, C=A₀, 则


$$F = \overline{ABC} + ABC + AB = \overline{ABC} + AB\overline{C} + ABC$$
$$= \sum m(1,6,7) = \overline{m_1 \cdot m_6 \cdot m_7} = \overline{Y_1 \cdot Y_6 \cdot Y_7}$$

到一排

(2) ROM 编程结构:或阵列可编程, 与阵列固定(逻辑函数为最小项和)。


二三一成沙


(3) 取 $A=A_2$, $B=A_1$, $C=A_0$, 则 $D_1=D_6=D_7=1$, $D_0=D_2=D_3=D_4=D_5=D_6=0$



二三一 有成 得分

 Q_1 (计 8 分) 试绘出题图所示电路中 Q_1 、 Q_2 和 Y 端的波形。假设 Q_1 、 Q_2 的初始值均为 Q_3 。





(Q1,Q2,Y 波形分别计 3、3、2 分,若 CLR 时序错,则令 分。) - (Q1+(Q1)· 八) = Q1. Q(数本 (路与逻辑设计 A) 试卷答案 第 4 页 共 6 页


Rim= (RI+RI). cpl= R. R. cpl

风、风、分别从持一个中国期 双有了半个中国期或逐渐出了不改变

得 分

六、(计8分)两片74161芯片组成的计数器电路如题图所示。


- (1) 电路接成了多少进制计数器?
- (2) 若要求输出进位信号Z, 请直接在题图上添加相应电路实现。



解: (1) 利用异步清 0 端 \overline{CR} 完成整体清零, $M=2^4+2^3+2^2+2^0=29$; (5 分)

(2) 进位信号 Z 可由电路的第 28 状态译码输出, 见题图所示。(3 分)

七、(计10分)已知题图所示电路。(1)完成电路编码表:(2)写 出数据选择器输出端Z处的序列信号。



Q_3	Q_2	Q_1	Q_0	Z
0	1	1	0	1
0	1	1	1	1
1 -	0	0	0	0
1	0	0	1	1
1	0	1	0	.0
. 1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
.1	1	1	0	0
1	1	1	1	1

解: (1) 状态编码表为: (计7分,若Z写错-4)

(2) Z处的序列信号为:

1101000101 。(计3分,不重复扣分)

《数字电路与逻辑设计 A》试卷答案 第 5 页 共 6 页

八、(计 10 分)某数字系统的 ASM 图如题图所示。用每态一 触发器的方法设计控制器(不需画电路图)。要求:

10000

00010

01000

00001 T₄

- (1) 在 ASM 图上标注出每个状态的编码。
- (2) 选用 DFF 实现系统时,各触发器的激励方程。

00100

解: 由五个 D 触发器实现 控制器,设五个 DFF 的输 入分别用 D_0 、 D_1 、 D_2 、 D_3 、 D4表示,输出分别用 To、 T_1 、 T_2 、 T_3 、 T_4 表示。 (编码如图示,各1分, 共计5分。或0001,00010, 00100, 01000,10000)


激励函数为:

$$D_0 = T_0 \overline{S}$$

$$D_1 = T_0 S + T_2 YZ$$


$$D_2 = T_1 \overline{S} + T_2 X \overline{Z} + T_2 Y Z + T_4$$

(各表达式分别计1分,共计5分)



 T_0


$D_4 = T_3 Y$ 【附录】



《数字电路与逻辑设计A》

				"4			
		院(系)	班级		1 55	_ 姓名_	
	这次意义	01/大通	- = J	8-pt/xg	六七八	九总分	100
1	Jerri ,	一、填空选择题	74841	(180)	18+7=x36+	128 = 7	1
		1. 4 个不同进制的 序,写成十进制为 2. 逻辑函数 $F = A$ 反函数 $\overline{F} = (\overline{A} + \overline{B})$	数(376.125) _D 、(5 <u>4521</u> > <u>384</u> > <u>382.1</u>	76.1) ₀ 、(11000 25>376.125	0000) _в . (17А.2) _н	,按大小排列的	冷冰
		2. 逻辑函数 F = A	$A\overline{BC} + (\overline{A} + \overline{BC})$	·(A+C)的		10+ XID+191	,=384
0 1 0	110 - 100	011	エレバしなりかせし	.) ± AC1.	(A+B+C). 1	[A.(B+Z)]	·+X
1 1	00 + 00	対偶函数 $F' = (A - A)$	$+B+\overline{C})\cdot [\overline{A}\cdot (\overline{B})]$	$+\widetilde{C})+AC$].	$(\Lambda + D \cdot \overline{r})$ 7	A. (B+C)+	- A(
1	7 110	-3 $F = ABC + A =$		# # \L - \ \ / \	ZZ	, A (VIVI	,,,,,
	A+60	- 一心四月以外	加克黎州 田 老 十一子) A on E	3	1	
= :	A+B+C	10 - 两个1位二进制 相加叫做 全加器	**************************************	<u> </u>	同位的数字和来	自低位的进位三者	<u>.</u>
		6. JK 触发器的特征	方程为 $Q^{n+1} = J_0$	$\overline{O}^n + \overline{K}O^n$.	V		
		7. 由与非门构成的					
		8. 若一个 8 位二进 时,输出电压为	D/A 转换器的	满刻度输出电E	压为 10.20V,当箱	前入为(10100110)2	
		A. 2.56 B. 7.12	C ₄ 7.08 D.	6.64 0.2 x-	166 27+	1+1+1	
a.º		プロン 的切能定(A).		- 124-	+4+2=16	6
		A. 把模拟信号转换 C, 把二进制转换为	为数字信号 [3. 把数字信号	转换为模拟信号		
	Maria especial de la compansión de la comp	10. 在 A/D 转换器中大量化误差为		D. 把格雷码转	换为二进制	Zastatura	
	·			一位,石木州	四舍五人"划分	量化电平, 则最	
file.		A. 114 B. 2 C.	I D. 1/2		-9		
ø		/1. 在逐次渐近型 A/A.不包含 D/A 转换器	D 转换器的组成	部分中			
		12. 只读存储器 ROM	B. 小包含比: 1 的功能是(- A -)	投器 C.包含 D)/A 转换器 D.	不包含参考电源	
		A. 只能读出存储	器的内容, 目拉	由后仍保持 n	. 只能将信息官	入方体取出	•
		。	(14:八16总 1)	見能達虫がぬ	99 AA ch ch ch	化打陶器中 包后信息全丢失	
		(1 111 11(0))	1) WE STORY SEC	M 精用 IK×4F	ROM (G)	D B	» [[
12 1 V 1		14 已知 Intel 2732 是.	ン・10万 4KB的 ROM 集s	D. 32 片 地由数数点 - 克	£444 A 132		> [•
	·	13.一世八郎放骗程一	次但能被多次读:	~~呵心刀,匕 出的存储器件是	19 地址线_ <u>12 条</u> , - A	,数据线 <u></u>	
		A.PROM B.PLA	C.PAL D.CPL	D EFPGA	~_ *		

二、试用卡诺图法将下列逻辑函数化简为最简与或表达式(要有图解过程) $F(A, B, C, D) = \sum_{m} {n \choose m} (1,3,8,10,12) + \sum_{m} (0,2,14,15)$



CD AB	00	01	11	10	
00	Φ	1	1 .	₫.	
01 -					
11	17		Φ	Φ	
10	1			1	
;	1		Ψ.		

三、试用74138设计一个多输出组合网络,它的输入是4位二进制码ABCD,输出为:Fi: ABCD是3的倍数。F₂: ABCD比5大。 F₃: ABCD在7~10之间。

$$F_1 = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$$

$$= \overline{Y_3 Y_6 Y_9 Y_{12} Y_{15}}$$

$$F_2 = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$$

$$= \overline{Y_0 Y_1 Y_2 Y_3 Y_4 Y_5}$$

 $F_3 = \overline{ABCD + ABCD + ABCD + ABCD} = \overline{Y_2 Y_2 Y_2 Y_{10}}$

 $_{1}$ 别表示被加数、加数、来自低位的进位,、 $_{1}$ 、 $_{2}$ 分别表示本位和、本

线译码器后加上 5 输入与非门实现 F1, 6 输入与门实现


位向高位的进位。请在双轨输入条件下,用最少的与非门设计一个一位全加器。(要求

F= ABU+ ABT + ABT + ABC

Fr: ABL	ØO	01	1,1	10
D ₁	0	0	0	


			:		
	0	. 0	0	0	- 0
	0	0	1	1	0
	0	1	0	1	0
,	0	1	1	0	1
	. 1	0	0	1	0
-	1	0	l	0	1
	1	1	0	0	1
	1	I	1	1	1

六、如图所示时序逻辑电路,写出各触发器的状态方程,画出电路的状态转换图。




6.77 · · · · · ·

画关于 Fl 和 F2 的卡诺图




$$F_{1} = \overline{ABC} + \overline{$$




$$F_2 = AB + BC + AC = \overline{AB + BC + AC} = \overline{AB \cdot BC \cdot AC}$$


上得到的 F1 和 F2 的表达式, 在双轨输入的条件下, 使用具有 2~4 输入端



十一、分析下图所示电路是几进制计数器,能否自启动?写出驱动方程,状态方程,画出状态转换表,状态图。(10分)



解: 驱动方程: (2分)



附录

2.4 位数值比

ŧ[输		λ			输		出
	$A_3 B_3$	$A_2 B_2$	$A_i B_i$	$A_0 B_0$	(A>B) _i	(A <b)<sub>i</b)<sub>	(A=B),	F _{A>B}	F _{A<e< sub=""></e<>}	F _{A=B}
	A ₃ >B ₃	ØØ	ØØ	ØØ	Ø	Ø	Ø	1	0	0
	A ₃ <b<sub>3</b<sub>	ØØ	ØØ	ØØ	Ø	Ø	Ø	0	1	0
	A ₃ =B ₃	A ₂ >B ₂	ØØ	ØØ	Ø	Ø	Ø	1	0	0
	A ₃ =B ₃	A ₂ <b<sub>2</b<sub>	ØØ	ØØ	Ø	Ø	Ø	0	1	0
	A ₃ =B ₃	A ₂ =B ₂	A ₁ >B ₁	ØØ	Ø	Ø	Ø	1	0	0
	A ₃ =B ₃	A ₂ =B ₂	$A_1 < B_1$	ØØ	Ø	Ø	Ø	0	1	0
	A ₃ =B ₃	A ₂ =B ₂	$A_i = B_1$	$A_0 > B_0$	Ø	Ø	Ø	1	0	0
	A ₃ =B ₃	A ₂ =B ₂	$A_i = B_i$	$A_0 \leq B_0$	Ø	Ø.	Ø	0	1	0
	A ₃ =B ₃	A ₂ =B ₂	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
	A ₃ =B ₃	A ₂ =B ₂	$A_1 = B_1$	A ₀ =B ₀	0	1	0	0	1	0
	A ₃ =B ₃	A ₂ =B ₂	$A_i = B_i$	$A_0 = B_0$	0	0	1	0	0	1
	A ₃ =B ₃	A ₂ =B ₂	$A_1=B_1$	$A_0=B_0$	0	0	0	1	1	. 0
	A ₃ =B ₃	A ₂ =B ₂	$A_1=B_1$	A ₀ =B ₀	0	1	1	0	0	1
	A ₃ =B ₃	A ₂ =B ₂	$A_1 = B_1$	$A_0 = B_0$	1	0	1	0	0	1
	A ₃ =B ₃	A ₂ =B ₂	$A_1 = B_1$	A ₀ =B ₀	1	1	. 0	0	0	0
	A ₃ =B ₃	A ₂ =B ₂	$A_1=B_1$	$A_0=B_0$	1	1	1	0	. 0	1

2. 四位全加器 74283 的功能

$$\begin{array}{c} A_{3}A_{2}A_{1}A_{0} \\ B_{3}B_{2}B_{1}B_{0} \\ + \quad CI \\ \hline CO \ S_{3}S_{2}S_{1}S_{0} \end{array}$$

3. 二进制计数器 74161 的功能表


CR	$\overline{\mathrm{L}}_{\mathrm{D}}$	P(S ₁)	T(S ₂)	СP	D_3	D ₂	D ₁	D ₀	$ \begin{smallmatrix} n+1 & n+1 & n+1 & n+1 \\ Q_3 & Q_2 & Q_1 & Q_0 \end{smallmatrix} $	功能
0	Ø	Ø	Ø	Ø	Ø	Ø	Ø	Ø	0 0 0 0	异步清除
1	0	Ø	Ø	f	d_3	$\mathbf{d_2}$	$\mathbf{d_1}$	$\mathbf{d_0}$	d_3 d_2 d_1 d_0	同步并入
1	1	1	1	t	Ø	Ø	Ø	Ø	0000 ~ 1111	计数
1	1	0	1	Ø	Ø	ø	ø	Ø	$\begin{array}{cccc} Q_3^n & Q_2^n & Q_1^n & Q_0^n \\ & Q_{CC}^n & & \end{array}$	保持
1	1	Ø	0	Ø	Ø	Ø	ø	Ø	$Q_3^n \ Q_2^n \ Q_1^n \ Q_0^n$ $Q_{CC}^n = 0$	

院(系)_

《 数字电路与逻辑设计 》


__ 班级_

题号			=	四	五	六	七	八	九	+	总分		
得分										-			
		1		I		· .	I	l		<u> </u>			, .
	单项选择	释题(包	爭题 1 2	分,共	10分)					24	V173	٠.
1. 表	示任意	两位无	符号十	进制数	文需要	(1)	二进	制数。	26=	64	0 0	2000	
	A. 6_ 3 码[10	$\Delta \rightarrow$	n 7	C.	8	D. 9	t				1 0	امم	
	1. 0101								D 111	01011		ااه	
	码1.					0, 101	.11011		D. 111	01011	1	700	
1	+1	0111	R	·	11	C.	-0.10	001	D.	-0.	ιφοο 🦼	ווס טעו	
4. 杤	准或一	i式是E	自 (<u> </u>		的逻:	辑表达	式。				7 ,	50]	pė.
	1. — —	们以	to: 3	FEX (4)	用式	, C.	取入り	版相与 1	D.	或项相		; 10 ; 11	
5. 根:	居反演												
e e e e e e e e e e e e e e e e e e e		={AC+6										- <i>(</i>	
i a a	C. F:	= (AC+(CD +E).	E 		D. I	$\vec{c} = AC +$	C(D+I)	E) · E	(A	C+C	- (D+	Z)]·Z
6 1	列四种	类型的 与门	逻辑]中,『	可以用			三种基	基本运算	手。			
		非门	÷				或门 与非门	٠.					
7.	将 D 触知		造成 T f	触发器	. 图 1				框内区	5是 (XX T) .	
									41013/-	Y	~		
							7				(4 P)	. "	
					CP	->c	· þ•(i	ã <i>)</i>		-	1.1.1	•	
				, L	1770	$\int_{\mathbf{D}}$	-	Ž	٠	11 8			
			4. ³			<u> </u>		/1	Q OF	[, (·			1 1
						1			又⊙了				
		非门		,		C.	异或门]	D.	同或门			:
o 4	/ 小冊 때·	进位一	立	处码表。	5/11/11 /\	ch 政	131 4-	· Ame	Λ <i>t</i> Α ι	L 572 \$44			i e e e e
O. 3	:现两个 A. 8	≶ 	→性刺灸 R	又和来 9	的组合	电焰, C.	10. 10.	(7 知 E	5凶致 1	° .	2"+K	R.
9. 戛	···· E使 JK /	-						. TK t					/ 40
	A. JK=(
											需要(
	域门。			•							*	E**	
	A. 2		В.	3		C. 4		D.	. 5				VI




2. 用卡诺图化简逻辑函数

 $F(A, B, C, D) = \sum m(2, 3, 9, 11, 12) + \sum d(5, 6, 7, 8, 10, 13)$ 求出最简"与-或"表达式和最简"或-与"表达式。(6分)




五.设计一个将一位十进制数的余3码转换成二进制数的组合电路,电路框图如 图 3 所示。(15 分)




要求:

1. 填写表 1 所示真值表;

ΚYZ
112
510
710
י ויי
000
00
Ø
Ø
Ø ·




3. 画出用 PLA 实现给定功能的阵列逻辑图。



(3) 填写表 3 所示电路状态表;

	表 3			
٠.	现态	次态 Q 2	(n+1). Q. i (n+1)	输出
	Q 2 Q 1	X=0	X=1	z
	00	DO	0	0
	01	10	1 1	8
į	10	00	0 1-	0
ļ	11	/ D	1 1	0

(4) 设各触发器的初态均为 0, 试画出图 6 中 Q₁、Q₂和 Z 的输出波形。




七. 分析与设计(15分) 某电平异步时序逻辑电路的结构框图 如图 8 所示。图中:

$$Y_{2} = \overline{x_{1}}y_{2} + x_{2}y_{2} + x_{2}\overline{x_{1}}y_{1}$$

$$Y_{1} = x_{1}y_{2}\overline{y_{1}} + x_{2}x_{1} + \overline{x_{2}}x_{1}y_{2}$$

$$Z = x_{2}x_{1}y_{2}$$



要求:

1. 根据给出的激励函数和输出函数表之二、 3500 1/1/2011年12

表 4

	二次状态		激励状态A	/ ₂ Y ₁ /输出 Z	
	y ₂ y ₁	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
	0 0	D			
	0 1				
ſ	1 1				
	1 0				

2. 判断以下结论是否正确,并说明理由。


- ① 该电路中存在非临界竞争;
- ② 该电路中存在临界竞争;
- 3. 将所得流程表 4 中的 00 和 01 互换,填写出新的流程表 5,试问新流程 表对应的电路是否存在非临界竞争或临界竞争?

表 5

VA-1-11 A-		V64 pml . 1 b4	<u> </u>	200					
二次状态。	· · · · · · · · · · · · · · · · · · ·	激励状态 Y ₂ Y ₁ /输出 Z							
ў 2 ў 1	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$					
0 0									
0 1									
1 1									
1 0									


八. 分析与设计(15分)

某组合逻辑电路的芯片引脚图如图 9 所示。



1. 分析图 9 所示电路,写出输出函数 F_1 、 F_2 的逻辑表达式,并说明该电路功能。

2. 假定用四路数据选择器实现图 9 所示电路的逻辑功能,请确定图 10 所示逻辑电路中各数据输入端的值,完善逻辑电路。



3. 假定用 EPROM 实现图 9 所示电路的逻辑功能,请画出阵列逻辑图。

$$C.\overline{AB} = (A+\overline{B})C \qquad (\overline{A+B})C$$

$$\overline{f} = A+\overline{B}CC = (\overline{AB}+\overline{AB})+\overline{AB}C \qquad (\overline{ABC}+\overline{ABC})+\overline{ABC}C \qquad \overline{ABC}C$$

$$\overline{f} = A+\overline{C}C \qquad \overline{BA} \cdot \overline{BC}C \qquad \overline{ABC}C \qquad$$

《数字电路与逻辑设计》


- 一. 单项选择题(每题1分,共10分)
 - l. B : 2. C:
- 3. D :
- 4. B: 5. A:
- 6. D; 7. D;
 - 8. A :
- 9. D: 10. B .
- 二. 判断题(判断各题正误,正确的在括号内记"V",错误的在括号内记"X",并在划线处改正。 每颗 2 分, 共 10 分)
 - 1. 反码和补码均可实现将减法运算转化为加法运算。

(X)

- 2. 逻辑函数 $F(A,B,C) = \prod M(1,3,4,6,7), \prod F(A,B,C) = \sum m(1,3,4,6,7)$
- 3. 化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。(>)
- 4. 并行加法器采用先行进位(并行进位)的目的是提高运算速度。(×)
- 5. 图 2 所示是一个具有一条反馈回路的电平异步时序逻辑电路。
- 三. 多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案,并将其代号填写 在题后的括号内, 每题 2 分, 共 10 分)
 - I. AD; 2. ABD; 3. AC; 4. ABC; 5. AC ..
- 四. 函数化简题(10分)
 - 1. 代数化简(4分)



2. 卡诺图化简(共6分)



最简"与一或"表达式为:

最简"或-与"表达式为:

 $F = (A + C) \cdot (B + C)$


- 五. 设计(共15分)
- 1. 填写表 1 所示真值表; (4分)

表 1 真值表


ABCD WXYZ ABCD WXYZ

	7144.77			
0	000	dddd	1000	0101
00	001	dddd	1001	0110
00	010	dddd	1010	0111
0	011	0000	1011	1000
0	100	1000	1100	1001
0	101	0010	1101	dddd
0	110	0011	1110	dddd
0	111	0100	1111	dddd

2. 利用卡诺图,求出输出函数最简与-或表达式如下:(4分)



3. 画出用 PLA 实现给定功能的阵列逻辑图如下: (5分)



4. 若采用 PROM 实现给定功能, 要求 PROM 的容量为: (2分)



六、分析与设计(15分)

(1) 写出该电路激励函数和输出函数; (3分)


(2) 填写次态真值表;(3分)

输入	现态	激励函数	次态	输出
	Q ₂ Q ₁	J ₂ K ₂ J ₁ K ₁	Q ₂ ⁽ⁿ⁺¹⁾ Q ₁ ⁽ⁿ⁺¹⁾	Z
0 0 0 0 1 1 1 1	00 01 10 11 00 01 10	0 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0	0 0 1 0 0 0 1 0 0 1 1 1 0 1	0 1 0 0 0 1


(3) 填写如下所示电路状态表; (3分)

现态	次态 Q ₂ (n	输出	
Q 2 Q 1	X=0	X=1	Z
00	00	01	0
01	1()	11	1
10	00	01	0
11	10	11	0

(4) 设各触发器的初态均为 0, 根据给定波形画出 Q_1 、 Q_2 和 Z 的输出波形。 (3分)



(5) 改用 T 触发器作为存储元件,填写激励函数 T_2 、 T_1 卡诺图,求出最简表达式。(3分)



最简表达式为:

七. 分析与设计(15分)

1. 根据给出的激励函数和输出函数表达式,填流程表; (5分)

二次状态	激励状态 Y ₂ Y ₁ /输出 Z									
У ₂ У ₁	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	x ₂ x ₁ =10						
0 0	00/0	00/0	01/0	. 00/0						
0 1	00/0	00/0	01/0	10/0						
1 1	11/0	00/0	11/1	10/0						
1 0	11/0	01/0	11/1	10/0						

- 2. 判断以下结论是否正确,并说明理由。(6分)
- ① 该电路中存在非临界竞争;

正确。因为处在稳定总态(00,11),输入由00变为01或者处在稳定总态(11,11),输入由11变为01时,均引起两个状态变量同时改变,会发生反馈回路间的竞争,但由于所到达的列只有一个稳定总态,所以属于非临界竞争。

② 该电路中存在临界竞争;

正确。因为处在稳定总态(11,01),输入由11变为10时,引起两个状态

变量同时改变,会发生反馈回路间的竞争,且由于所到达的列有两个稳定总态,所以属于非临界竞争。

3. 将所得流程表 3 中的 00 和 01 互换,填写出新的流程表,试问新流程表对应的电路是否存在非临界竞争或临界竞争?(4 分)

-3,00	Jak.	* 100-	100	-4	,	charact	
新	14	1/2	1		7757	- 1	_
4371	ш	1731	7 4	4X	-XIII	1	:

二次状态	激励状态 Y ₂ Y ₁ /输出 Z								
y ₂ y ₁	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$					
0 0	01/0	01/0	00/0	10/0					
0 1	01/0	01/0	00/0	01/0					
1 1	11/0	01/0	11/1	10/0					
1 0	11/0	00/0	11/1	10/0					

新流程表对应的电路不存在非临界竞争或临界竞争。

八. 分析与设计(15分)


1. 写出电路输出函数 F₁、F₂的逻辑表达式,并说明该电路功能。(4分)




该电路实现全减器的功能功能。(1分)

2. 假定用四路数据选择器实现该电路的逻辑功能,请确定给定逻辑电路中各数据输入端的值,完善逻辑电路。(5分)







3. 假定用 EPROM 实现原电路的逻辑功能,可画出阵列逻辑图如下: (5分).




《数字电路与逻辑设计》

	院(系)		班级			学号		_ 姓名				
. *	题号				29	£	六	七	٨	九	总分	
4 A	得分											man Prince of the Control of the Con
是第二进入 ·		th			L		<u></u>			1	<u> </u>	1
W W W	月长: Dain	70%	空选择	题 23	分,每	空 I 分)	4	->~_=1	4	· §		
D. 及技术 Six	D. D. WAR	1.水片簋	(1001)	1) ₂ A (1)	00110. 27. 6	011)/ ₈₄₂₁	_{BCD} + (2	$(24)_5 = ($	57.	v) ₁₀	, - :	÷ .
D. Rational D. Rat	*** F *	2. 逻辑	函数 <i>F</i>	$=\overline{A}+$	B + C	D 的反i =	函数 <i>F</i> =	= A·B	·10+0)	_, 对偶函	1
则为一种	B·(ガ+D) 3.F(A,B,C		= 4+4		—°/ CD 的∄	了二十 阿 达 葡萄	だ・ク・ え表达式	レマレ 为・) A+60			
历去二 <u>球</u> 不	4. 由3个配										医的肘钟	
九九丁FF 要	均接 CP	· 各级f	她发器	均接成	THE	_形式,	其中 7	i=	_。 T ₂ =	Q 1 T3=	(510r	T, 20102.
丁二/绝	5. 若一个 8	位二进 H由压头	制 D/A	转换器	器的满刻	腹输出	电压为	10.20V √ 700 √ √	,当输. 	入为(10	110100)2 &	
如流 第三尺八尺	AZ2.56	B. 7.	.12	C. 7.2	D. 5	5.12		Vo	~ _ 78-4		2+2+2	+27
成本事=以10	6'在 A/D: 	转换器中 量化误差	中,已经 为	日 △ 是』	量化单(立,若采	用"四	舍五入	"方法:	划分量(七电平,	
	A. 1/4	B. 2	C. 1	D. 1					D_	-		
· ·	7. 信息可随 A. ROM		或写入 RAM			立即全色 AD.			是	a		
	8. 存储器容	量的扩展	展有了	扩展	和	住力	展两种	方式。如	ブ の把 1K.	×4 容量	的 RAM -	1KxK
4076	扩展为 1 9. 在四变量	6KX人6.f 卡诺图=	的 RAM 中 ,逻 :	4. 则霜 镇 <u></u> (不)	H OP OF	片 R. =:组最小	AM2114 \项为	和一介 	7	·线	译码器。	(, F
ו לי עון	$A \sqrt{m_1}$	m_3	B. m	$_{4},m_{6}$	C	m_1, m_1	* -	p_{m_i}	m_{10}			
	7 $^{\prime\prime}$ $^{\circ}$ $^$											
Con Brot 40	2) 寻址- 16 8	放大器	B.	触发	E 11	C. TT	し门电	—————————————————————————————————————	D. i	圣码器	如辩.	
* m mtt 1 - 1			_ ,,,,,							7		
1	3. GAL16V 端。	8 的与阿	车列总	共可实验	见	4个多	柜积项 ,	每个与	门有_	100/	个输入	
• 1	4.把2片计数		61 通	1级联	生接成的	的计数器	4,其最	大模值	是	usb_	°	•
· · · · · · · · · · · · · · · · · · ·		19×19	拉		岩块针 t	11 法类似	D) \$5 1	स्त ।।	រស			
	•	78	# *** ** ** **	545-J.Z.	мун С	3) 试卷(1	DJ 56-1	火犬	T. JV.			35







《 数字电路与逻辑设计 》


院(系)	班级	学号_	姓名	
题号 一 二		1		
赵5 - 二	三四五	六 七 /	九十	总分
得分				
1. (17) %=(_	择题(20分,每空1 	D11)8421BCD 4	7 0:5	. 0
3. 直接写出对偶式和			i	
$F' = \left(\frac{A + \overline{B} \cdot C + D}{A} \right) \cdot C + D$]·2+B=[A+	B)· []+ []· Z-	步 。2013个"1"	' 异或
的结果为; 而 2014~ 置 1, 若同时发生,	个"1"异或的结果为 子子。 的优先级	り<u>り</u>。 D 触发器 別高。	中,有异步置 1 利	叩同步
4.两个 1 位二进制数相 加叫做	加州做	两个同位的数字和	来自低位的进位三	<u>:</u> 者相
5. 写出 CMOS 电 P=。 6. 表示一个最大的2位十 7. 若一个 10 位二进制 10.23V, 当输入为 	99 之二/ 一进制数,至少需要_ 1 D/A/转换器的满 (110000001);(2时/,	→ ½=128 - Д = 128 - Д = 128 - 関度輸出电压为 - 輸出电压为		- a ,
8. 在 A/D 转换器中,已 则最大量化误差为		告采用"四舍五入		
D. 已知 Intel 2114 是 1K× 10. 将 1K×4ROM 扩展为 A. 4 片 D. 8 片	タ 8K×8ROM 需用 🛭	CX4ROM (上线条,数据线	_条。
A. 4片 B. 8片 I. 在下列器件中, 不属- A.PROM B.EPROM	F PLD 的器件是		. Transper i 1972. Nedaga katawa kata	
2. 数字系统设计过程中, 过生后进行的排序为	涉及三个阶段, a	电路设计、b系统		
3 在 ADC 电路中, 为保	证转换精度,其采样	信号的频率系与辅	俞入信号中的最高	频率
《数	字电路与逻辑设计》试	卷 第 1 页 共 4]	页	221 I

分量fimax 应满足()。

A. $f_s \ge f_{i \max}$

B. $f_{imax} \ge 2f_s$ C. $f_s \le 2f_{imax}$ D. $f_s \ge 2f_{imax}$


二、用卡诺图法化简 $F(A,B,C,D)=\sum_{m}(2,5,6,8,12,14)+\sum_{\phi}(0,4,7,10,11)$ 为最简与 或表达式(8分,没有过程不给分)





D+ AB

得 分

三、某汽车驾驶培训班进行结业考试,有三名评判员,其中 A 为主评判员, B 和 C 为副评判员, 在评判时按照少数服从多数原则通过, 但主裁判员 A 认 为合格就认为通过,试用 ROM 阵列实现该逻辑电路,要写出过程,并画出 ROM 阵列图。(12分)









\$2.46 0000

0v 模长为9的计数器。(8分)

得 分

五、在图 3 所示电路中, F_1 是 JK 触发器, F_2 是 D 触发器,起始态均为 0, 试画出在 CP 操作下 Q_1 、 Q_2 的波形。(6分)





(1) 状态转移图 (2) 算法流程图 (3)ASM 图

A.PROM

B.PLA

13. 在下列电路中,不属于时序逻辑电路的器件是____

14 一片 8K×8 位的 ROM 存储器有 <u>8K</u> 个字,字长为 <u>8</u>位。

A. 计数器 B.移位寄存器 C. 半导体随机存储器 RAM D. 半导体只读存储器 ROM

か(が)_			班	级	学号				姓名		
题号	_		=	79	#_		- t	T			
得分		1.		25.7	 	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	10	/_	九	总多	}
19.7		Ĺ		-						,	
	1.		``					L	L		لـــٰ
Introduction to the time	- l	375.3	2/9					*			
一,填空选择	- # O	,		(100)							
1. (<u>jíb) jí jó</u> j. 用 8421BCD 和	1777702	一(0/3 * 掛制*	1.32)8, (6711011	(100) ₁₀ (100) ₁₀	≕(144 ນຳດາ ດາ)8		(LL)			
											
2. 逻辑函数								$\cdot C \cdot D \cdot$	$\frac{E}{E}$, \mathbb{X}	寸偶函	数
$F = A \cdot B \cdot \overline{C}$	$\cdot D \cdot E$	۰.	F=	A.	B. 0	· D· 2					
3. $F = ABC$	+7,47	∃ + C ±	5最简单	可或表	达式为:	- A+	\bar{B} . $($ \downarrow)			
4. 任意两个最	小项的	乘程恒	等于() ,全	部最小	、项之系		F_1	o		
5. 在几个时	有可够	火化.	只对优	先缓别	最高的	1进行第	발료Inf_	优先编	码_器	,两个	、 同
位的发生	FA OU	(中方过	ME 1	相加四	U做	全加	10 10				
6. 曲与非门构	成的基	本 RS :	触发器	的约束	条件界	$\overline{R} + \overline{S}$	= V)	
7. 为了使的与	7.17.27		□煮	o Z.	工!	低电	有处			7	
7. 对1使相当	adel 146	灰的铅	PEE RS	触反器	的概念	5为1.			与(B)	-	
A. RS=7							RS=				
8) 若一个 8 位 时,输出电压		D/A (文 1995 GG 1	门孙秀则	受相的 计	电压万	10,201	シャンサ	7 (1)	010011	$(0)_2$
A. 2.56 B.		C 70	is D	6.61		-	<u> </u>	8	·) × 0.		
9 在 A/D 转						惑先 1	ے۔ 1000ء	明月月27 #大	ዜቅ አስ ሰርነ -	4所 表 李	5 /K
应大于 C KH				H JHI	-2. X.9%	+	-	~	CIP LIMIL.	少只马二士	
A.5 B.10 (D.30	٠			577	2 fm				
10. 在 A/D 转	换器中,	一己知	△是量	化单位	,若采	用金	屋法り	划分量	化車平	川県	- +
量化误差为						, (- Colores	~1/1 #	.,,	, , , , , , , ,	ź
A. 1/4 B. 2	C. 1	D.	1/2		.*	٠. ر					•
II. 衡量 A/D i	PI D/A	转换器	性能优	劣的主	要指标	是) .			÷	
A.分解度 B								Ē			
12. 一种只能被							-44	_			

二、用卡诺图法化简 $F(A,B,C,D) = \sum m(3,4,5,7,9,13,14,15)$ 为最简与或表达过

CD AB	00	01	11	10
00			I	
01	1	i	1	
11			[]	1
10		1		

三、试用 74138 设计一个多输出组合网络,它的输入是 4位二进制码 ABCD,输出为:

Fi.: ABCD 是 4 的倍数。

Fa: ABCD 出去。

解: 白題意, FI 是 4 变量函数, 故须将 74138(扩展为 4-16 线译码器, 让 A、B、C、D

分别接 4-16 线译码器的地址端 A3 、A2 、A1 、A0 ,可写出各函数的表达式如下:

$$F_{1}(A,B,C,D) = \sum_{m_{0}+m_{4}+m_{8}+m_{1}} m_{1}(0,4,8,12) = m_{0}+m_{4}+m_{8}+m_{1}$$

$$= m_{0} \cdot m_{4} \cdot m_{8} \cdot m_{12} = \overline{Y_{0} \cdot \overline{Y_{4} \cdot \overline{Y_{8} \cdot \overline{Y_{12}}}}}$$


$$//$$
74138 和一片 4 输入的与非门实现

可用两片 74138 和一片 4输入的与非门实现。

$$F_2 = \overline{\sum (m_0, m_1, m_2)} = \overline{m_0 \cdot m_1 \cdot m_2} = \overline{Y_0 \cdot \overline{Y_1} \cdot \overline{Y_2}}$$

可用一片 74138 和一片三输入的与门实现。

四、分析如图所示电路的逻辑功能。(要求写出函数表达式、画出真值表、 能)



$$(B+C)(B+C)=$$

$$(BC+BC) \oplus A = A(BC+BC) + A(BC+BC)$$

$$T_1 = ABC + ABC + AC + AC + ABC + ABC$$

解: (1)从输入端开始,逐级推导出函数表达式


$$F1 = A \oplus B \oplus C$$


$$F2 = \overline{A}(B \oplus C) + BC$$

A	В	C.	F1	F2
0	0	0	0	0
 0	0	1 -	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1.	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


假设变量 $A \times B \times C$ 和函数 $F1 \times F2$ 均表示一位二进制数,那么,由真值表可知,该电路实现了全减器的功能。

五试画出所示电路中 Q1、Q2 的波形 (要求对应已知信号的时序作图)。






六、图示时序逻辑电路,写出各触发器的状态方程,画出电路的状态转换图。 A 为输入逻辑变量。




七、74LS161 电路如图所示 (1)列出状态转移关系: (2)指出其模值。

F	CP 1	Q3	Q2	Q1	Q0
ļ	0	0	0	0	0
	1	0	0 -	0	1
	2	0	0	1	0
	3	0	0 .	1	1
	. 4	. 0	. 1	0	0
	5	0	- 1	0	i i
	- 6	0	1	1	0
	7	7 0 1		1	1
	8	1	0	0	0
	9	Ī	0	0	1
	10	10 1		1	0
	11	11 1		ł	***
	12	1	1	0	0
	13	0	0	0	0




八、写出下图中 74161 输出端的状态编码表及 74151 输出端产生的序列信号



九、ROM 的阵列如图所示,试列出真值表,并说明其功能。 ①该阵列的真值表为:

A	В	С	F,	F ₂
0	0	0	0	0
0	.0	. 1	i	0-
0	l	0	. 1	0
0]	· 1	0	1
1	0	0	1	0
1	0	1	0	1
. 1	1	0	0	1
1	1	1	1	1





②该阵列实现的逻辑功能是

~

《数字电路与逻辑设计》》


:	院(系)			班:	级		学号	-		姓名		
	题号			Ξ	175)	五	六	七	八	九.:	总分	1
	得分	-	,						· · · · · · · · · · · · · · · · · · ·			-
1			<u>F</u>		·	<u></u> _	246+6	= 3+	1 = 18	~		
. 装	得分	一、塬	空选择是	1 (22	分子每							*. * * *
ij		1. 计算	(11010	$)_{2} + (1$	00100.	0010	BCD + (2	$(6)_{16} = ($	() () ()	ン ೯).		
		」 2. 逻辑	函数F	$=\overline{A}$ \div	$B + \overline{C}$	D的反應	系数 <u>F</u> =	- A · R	· (r.+	<u>, , , , , , , , , , , , , , , , , , , </u>	。 , 对偶函	
线	数 F =											
内	$_{3}F(A,$	B, C, D, E	=A+	$\frac{1}{8C} + \frac{1}{A}$	$CD + (\overline{Q})$	(+D)E	AH 的最简单	100 + 0	08-(DE	A COL	<u> </u>	
不	4. 以下	全电路里周	丁组合:	逻辑电	路是_	<u>B</u>	(新生)了	J-7(1)(X	22479;	A100		
艾		注器 B. ↑ 8 位.二进				寄存品		Et it	数器			
答		电压为_			437		10.7	10.20√. &L	・ 当输 <i>)</i> (- l、、		00110)2	166
		B. 7.12						•	· .		1272 = 3	37+1-18
4\$	6. 在 A/ 景/レジョキ	D 转换器 E为 C	中,已知 A:/ <i>/</i>	₽△是≟	量化单位	豆, 若采	用(舍)	尾法)力	划分量化	心电平,	- 则最大	<i>/</i> //
	A. 1/4	B. 2 C.	i D	. 1/2								••
	7. 信息可]随时读出	或写入,	断电	后信息:	立即全部	[『] 消失的	存储器	是的	· ·	*	
	A RQ	М В.	RAM .	C. F	'ROM	D. Fla	sh Meme	orv		 -	h	
	(A 1024	表存储器芯 ×8 B	カ有地が 4096×	P	·余,数 · 2048 >	据线 4 ź (8 — r	条,则该).4096	存储器 ン。	的存储	容量是_	松.	*
	と 19. 在四多	全量卡诺图	中方逻辑	上和	目邻的-	一组最小	项为			0)(36	u e te ti e t
892	[oA]	m_3 B.	m_a, \overline{m}	12	$C_{\perp 0-}^{m_5}$	$,m_{9}$	D	$m_0^{}, m_2^{}$		(12)(1	3 5 14	
0) 13 15	N	函数 F = .	A W (A	D(B) =	B	BY	/		in the second	8	1 10	
<i>'</i>	11.在以下	单元电路	中,具有	T"记机	乙"功能	论的是	BR	2.				
AB+	五五)全年	算放大器 分数MC	B. 无重减机	触发器	. (/// 1	C. TTL	门电路		D. 译	码器		
		大學的 三分	4 产 4 6 4 7 4 7 4 7 4 7 4 7 4 7 4 7 4 7 4 7	AB)-	<u>们人</u>	~~~ ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	<u> </u>	W DE	· 排曆	取城市	M.	
A (AB) AB		逻辑电路的	1. 细点	电影	各和	机粉节	, VA 111-1	 :部分组	ー <u>ル</u> 乳 l成。	M7 11 1	7.	
开的十种	D15. GAL端。	16V8 的与	阵列总共	 中 可 实 理	见_6	个郭	梗项,	每个与	门有	16	个输入	
*	भगि ०										· 	





订

木




1 和要求 2。(10 分)

1、74194 的状态转移表为:

得 分






2、F端输出的序列信号为:

M++M1+my=ABO+ABO

①该阵列的真值表为:

	·		/X	立全	to for
	Α	. В	- C	F	F ₂
	0	0	0	0	0
	0	0	1		c
-	0	1	0 .	1.	0
	0 .	14.	1	. 0-	
-	1	0	0	1	0
	. 1.	0	1	0	j
	1	1	- 0	0	į.
	1	1	1	1	1




AB为加数额加数 C为价值对不住心理任 厅为本位和

F. 为 存在 对 的 在 的 也 位 《数字电路与逻辑设计 B》试卷(A) 第 4 页 共 4 页


《数字电路与逻辑设计》

	学院	班级	学号_		姓名	
1	延号 一二	三四五	六七	八九	+ +	总分
自\ 觉	得分			1		
英进守考试规则 诚俗考试 绝不作弊	1.	TK×4位的 RAM 5 一个字包含的二进制 体操作过程可用处 表。 医(10分,每	同数 年 中 中 市 中 市 市 市 市 市 市 市 市 市 市 市 市 市 市 市	(值. 而且它的 地方 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	门只是表示两条,数据线 1. 数据线 1. 数据线 1. 数据线	6条。 和
	5. 在 A/D 转换器中 则最大量化误差为_	DJA.				
	A.1/4 B.1/2 €.	₩ D:2				



19 /3


五 (6 分) 在图 2 所示电路中, E_1 是 JK 触发器, E_2 是 D 触发器, 起始态 均为 0 。 试酶出在 CP 操作下 Q_1 、 Q_2 的波形 .



CP THIT A

得分


六、(10分) 用 74161 组成的电路如图 3 所示,画出状态转移表并判断计数器的模值。



得分。

七、(10分) 电路如图 4 所示。

- (1) 列出状态转移表。
- (2) 写出输出 z 端的序列。



诚信考试,绝不

58

*\$9.9*3

八、(10分) 试设计一起动机控制电路。要求该电路有两个控制输入端 X 和 上 以有在连续两个或两个以上的时钟脉冲作用期间,两个输入都一致时, 电动机才转动。 画出状态转移图。

《数字电路与逻辑设计》期末试卷 A 第 4 页 共 6 页

超高码:一個教的偏对中,社都对相邻的从路又有,位二世科教不同

《数字电路与系统入》

渡今	- EAST 等以		<u> </u>		字号_		姓名	
1		. 題号			Ξ	四	总分	
2、		得分	i					
2、	. !		J					-
2、		0010	اه. معام ا	01				
2、	得分	一、填空	速(20分)	(每空1	分) .			
2、		I. (<u>0010</u>	0100 1000		(24.5) _{t0}	。(算2空	>	
雷码变化。则其状态为 0100 : 按余 3BCD 码变换时状态为 1010 3. 逻辑函数通常有 真信表 (_						dr de tille
3. 逻辑函数通常有 真仮表 (数表达式 、	वीर्च 177 abs / 12	1 1		1941A部分も * *	7011, 经过	7个计数版	《仲后,冶该计	数器接格
4 (1) 数 F(A,B,C,D) = (0,1,2,3,4,5,6) 的 反 演 式 为				及余 3BCD I	再变换时状	态为1010	9	
5. 函数 $F(A,B,C) = 1 \oplus A \oplus BC$ 的最小项表达式为 $F = \sum_{m} (0,1,2,7$	3. 逻辑图	有数通常有 」 上 上 5	真值表	(收数表达)	<u> </u>	图 等描述	形式。	
5. 函数 $F(A,B,C) = 1 \oplus A \oplus BC$ 的最小项表达式为 $F = \sum_{m} (0,1,2,7$	4 KI	发 数 F	1 (A.B.C.D)	r= 2 (θ :	123456) ú5 /		÷4
5. 函数 $F(A,B,C) = 1 \oplus A \oplus BC$ 的最小项表达式为 $F = \sum_{m} (0,1,2,7$		Sm()	Q 9.10.11.	14/14/14	i, 2, 3, 4, 3, 0 i t l 	18 7		- \
5. 函数 $F(A,B,C) = 1 \oplus A \oplus BC$ 的最小项表达式为 $F = \sum_{m} (0,1,2,7$	$\sum_{}$ (7,8,	.9,10,11,12,1	3,14,15)	対偶式为	$\sum K$	10 2 7 4 5	5 (4 , 7, 2 , 1 , 0 6 7 8 5	7)
□ 冒险是由于一个输入信号图时终径不同而引起的冒险,			T //-		Z _{Jn} (°	,, 1, 2, 2, 1, 2,	,0,7,0}	
□ 冒险是由于一个输入信号图时终径不同而引起的冒险,	5. 函数 /	C(A,B,C) = 1	$\oplus A \oplus BC$	的最小项表	达式为F=	Σ (0.127).	
は 4 个 DFF 构成的最基本的扭环形计数器的结构特点是 図 図 页	累料	====================================	五田別		1.2.7	Z	1-66-	
は 4 个 DFF 构成的最基本的扭环形计数器的结构特点是 図 図 页		自控定的计	一个输入信	芦苇中 路径	不同而引走	己的冒险,_	勤幣权	高 検是由
は 4 个 DFF 构成的最基本的扭环形计数器的结构特点是 図 図 页	多企输入	言号同时变化	的瞬间由于	变化的快慢	不同引起的	l。这两种1	险都可以通过	上加取样。 .
大念, 电路有之个循环。 - 8 位 D/A 转换器当输入数字量 10000000 カ 5 v. 若输入数字量只有最低位为 i, 则输出电 - ・	MV 4.1. 7.3	子法 1民 好 对格力目 68	t			and the second second		~ //~ #1 ~ 4(~~)
大念, 电路有之个循环。 - 8 位 D/A 转换器当输入数字量 10000000 カ 5 v. 若输入数字量只有最低位为 i, 则输出电 - ・	7、由4个	DFF 构成的晶	最基本的扭环	形计数器的	的结构特点:	是反图	反馈,且预置在	A 10"
カ 5/2 ⁷	伏态,电路	各有 2 个循环						/=-
カ 5/2 ⁷		4635						-
カ 5/2 ⁷	- 8 位 DA	A 转换器当输	人数字量 10	000000 方。	Sy. 背输入	数字量只有	ī 最低位为 1, 页	則輸出电
27				- 		107	23)c	
/4LS161、74LS160和 74LS163均为深用的加快运数器。与 74LS161 之功能相比。不同	压为5/	′2'v	:当输入为	10001000,	则输出电点	玉为 【二	+.5.)2	V.
74LS161、74LS160和74LS163均为原用的加速:数器。与74LS161之功能相比。不同 处在于74LS160为_同步复度	,		and the second of the second o				and the state of t	
.处在于 74LS168 为_ 同步复蒙 74LS163 为	/14LS16	1. 74LS160 A	和 74LS163-1	匀为常用的	加速定数器	· 등 74LS	361之功能相比	と 不同
74LS163 71	クタネモフ	 '41.8160 ∄r _!	司法复变	741.01.01	ar James	-111 av. pp		
		. 25 (00 .731	200	+ 741/2(C)	7. 丁进市	引了双谷	•	
	•							
		e e Geografia						

再分

1000

0110

0111 0101 遊一装

挭

二、选择题(10分)(每题2分)

1、关于半导体存储器的描述,下列哪种说法是错误的? ()

A.RAM 读写方便,但一旦掉电,所存储的内容就会全部丢失 B.ROM 掉电以后数据


不会丢失 C.RAM 可分为静态 RAM 和动态 RAM V D.动态 RAM 不必定时刷新

2、已知某存储器芯片有地址均12 毫,数据线 8 条,则该存储器的存储容量是

8 位还次通过式 ADC 美主转换时间小于 200ms, 则时钟周期 Tce 应为:

A 传输框 B 状态框 C 条件框 6 判断框 召 分 三、电路公址 二


1、(14) 分已知下铝的过序逻辑电路。假设触发器的初始状态均为350"。试分 折:(1)写出驱动方程、状态方程、输出方程。(2)画出状态转换图,指出是几 进制计数器。(3) 说明该计数器能否自启动。




七进制计数器。 (3) 1 5 能自启动。

2、(16 分) 下图所示是 555 定时器、16*4 位 ROM 和同步十六进制加法计数器 741.S161 组 成的脉冲分须电路,ROM中的数据见表所示。要求:(1) 说明 555 定时器构成__多谐振荡

电路:(2)说明74161构成多少进制计数器是采用了置"0"法(置最小数法、置



九、(7分) 在图 5 所示 555 定时器构成的多谐振荡器中,设 $R_A=R_B=5$ k Ω , C=960pF,试求输出波形的振荡频率 f 及占空比 g.



得 分


初分

士、(10分)用PLA设计一个一位二进制数的比较电路。

- (1)列出真值表;
- (2)写出函数式;
- (3) 蘸出与、或阵列图。

"0"法、置设大数法),反馈状态分别为(<u>1000</u>); 实现的模长为<u>9</u>; (3)-试画出一个循环周期内信号连续作用下的 D₃、D₁、D₁、D₀输出的电压波形; (4) 若 555 定时器应用电路知图 1 (a) 等压,若输入信号 n 如图 2 (b) 所示。请画出 u₀的波形。(保留作图痕迹)


 	***************************************		A ₀ 0 1 0 1 0 1 0		D 1 0 0 0 0 1	3 D 1 0 0 1 1 0) D, i i i i i i i i i i i i i i i i i i i	(1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Ė
0 1 1 1	1 0 0 0	1 0 0 1	1 0 1 0		1 1 1 0	0 1 1 0 0	0 0 1 0 0	1 0 1 3 1	答: (3) (4). $\frac{2}{2} \text{ V}_{CG}$ $\frac{1}{3} \text{ V}_{CG}$ $\frac{1}{3} \text{ V}_{CG}$ $\frac{1}{3} \text{ V}_{CG}$	
1 1 1 1	1 1 1.	0 0 1	0 1 0 1	())	0 1 1 0	0 0 1 0	0 1	10 Uon Uon (2) ±15	



1、(10分)已知原始状态转移表如下表所示,填隐含表,列出等价对及最大等价类。


S(t)	N(t)/Z(t)					
5(0)	X=0	X=1				
A	B/0	C/1				
B	D/1	A/0				
C	E/0	C/i				
D	E/0	A/1				
Œ	C/1	A/0				
_ f = '	A/1	F/0				

2、(12分)在一个射击游戏中,射手可以打凹枪:一枪打鸟(A),一枪打鸡(B),一枪打鸭(C),一枪打兔子(D)。规则是命中不少于两舱(其中有一枪必须是鸟)或命中不少于三枪者得奖。假设:命中和得奖均用"1"表示、列真值表,写出表示得奖的最小项函数表达式。并用 PLA 实现该电路,且要求电路最简(用卡诺图法化简),并将图中 PLA 的阵列



3、 $(8\, 9)$ 试用 74194 设计一个 M=10 的序列码发生器,要求: 写出反馈函数 I. 作状态转移图(设初态为 1111),确定起跳状态,写出 D_{SI} , 的能自启动的表达式,并完成 74194 的连线 $(D_{SL}$ 端口除外)。


1111000 10011010




 $D_{\mathrm{SL}} = \underline{Q}_{3} \oplus \underline{Q}_{2} \oplus \overline{\underline{Q}}_{3} \overline{\underline{Q}}_{2} \underline{Q}_{1} \underline{Q}_{0} \oplus \overline{\underline{Q}}_{3} \overline{\underline{Q}}_{2} \overline{\underline{Q}}_{1} \overline{\underline{Q}}_{0} \underline{-}$

01011100100

4、(19分)已知一个数字系统,它有三个寄存器 X、Y、Z、它的算法流程图如图所示,请导出状态数量少的 ASM 图。





₹	
0000 0001	《数字电路与逻辑设计》
0001 0010 0010 0011 0100 0101	"双工化明·力区特权相"。
0(10 0(11 000	学院
1001 1001	题号 一 二 三 四 五 六 七 八 九 总谷
1160	
自 <u> </u>	
8 112 2 # 161 B	0000
8 LL 0000 7	图分 一、填瓷的 每至1分) 0100一 : 15 6
0010 X 16	1. (000100000111) market = (0001 0000h0) (101)
र्मिट्र हिंदी में है	=64101011) = (1 3 0/s= ((R))/s
2 12 0 1 00 1 Th Th	2. 函数F=AD±(C+D)AB, 其反通数和对偶函数的 (不必化简):
2(3) 0 \$ \$ \$ \$	(A+D) = D+A+B(A+D) (CD+(A+B))
(=) (=) H	B) F=(Atā)(CD+A+B) 及信号提出的信息。
F = (10)	3. 在组合电路中,逻辑冒险产生的原因是由于 有以作为企业的路径环间 而引
h: ©	起的,0類別受異屬的主要方法有一主花包刊別一,消除逻辑冒险的措施
	是一个的文字项。
	4. 若时序电路的当前输出既和电路的当前输入有关,又与电路的当前状态有关,这
The first section of the second section of the	种电路称之为一来的一型时序电路,另一种仅与当前状态有关,而与当
	前输入信号无直接关系的电路称之为 <u>摩尔·7等分</u> 型时序电路。
	5. 现欲构成一个2K×8的整态存储器,需要用 片 1K×4的 RAM2114 芯片;
	应采用
	6. 方波信号的占空比是
	8、控制器的构成主要包括。自合电路、和一直的电影、路
	河南山流 有偏电路
· · · · · · · · · · · · · · · · · · ·	

二、函数 $F(A,B,C,D)=\Sigma_m(0,1,2,9,12)+\Sigma_s(4,6,10,11)$ 。 试用卡诺图求其最 (位的) 简与或式, 并用两级与非门电路实现之, AD+BD+BCD F= AD + BOOT BOD F = AD+ BCD + BCD = (AtD) (B+C+D) (B+C+D) =(A+D)+(B+CO)+(BCD)+ 三、计算机的各外部设备均分配有一个地址、中央处理器地址总线给出地址 码并通过地址译码器对这些外部设备建行管理。图 1 中的 U_i 、 U_i 是受管理 的两个设备,当 $\overline{CS_1}$ (或 $\overline{CS_1}$)为0时,设备 $\overline{U_1}$ (或 $\overline{U_2}$)占据数据总统。 图中设备U,和U,的地址各为多少?

解 趣 哪是正常班时,


型就有 An-Ae郑, Ai浏, As-As别。

3年以时, A2-A2为100, 多进中山时, 在一名为101


· 心地地为 0,000[111]00] 化比此为 0000 [111110]

> 四、由移位寄存器 74194 和 3 位 DAC 组成的电路如图 2 所示 输出为: $u_o = \frac{U_{REF}}{2} \sum_{i=1}^{4} D_i 2^i$; 其中 $U_{REF} = 8V$; 试画出:


(1) 电路的 Q₀Q₁Q₂ 状态转移图,并讨论其自启<u>动性;</u>



南西风西南山村, 佐本台西








五、由一片集成计数器 74161 与一片 4 选 I 的数据选择器 74153 构成的一个可控计数器,如图 3 所示。X 是输入控制信号,试分析电路的逻辑功能。

(12分)




《数字电路与逻辑设计》

院(系)	班级	学号_			姓名_	
题号 一 二	三四五	六 七	八	九	+	总分
得分	. :					:
得分. 一、填空选择题 (20 分,每空 1 分) 1、触发器输出有 2 个,互为 及函数 关系。触发器有 2 个稳态,存储 8 位 二进制信息要 8 个触发器。 2、完成数制转换,(1010f1111) 2= 15F 16 (F01101010001) 8421BCD= 351 10。 3、 试直接写出对偶式和反演式,F=[(AB+C)D+E]B,F=[(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B [(A+B)·C+D]·E+B						
	量冒险 和 功能冒					
	增加多余项					
	时工作区域为					截止
<u> </u>					. •	
	立信号采用_逐位	_(超前,逐位	江) 传递	,并行	加法器	的进位
得分 二、试先 F(A,B,C	(超前,逐位) 传 用卡诺图化簡为最新 $(C,D) = \sum_{n} m(0,3,6,7,1)$ (D,0) (D,0)	箭与或式,并 1,12)。(10分	})			
11		$=\overline{A}$	36.	BUD	,本历	tD + →BZD 13

AB	00	01	П	10
00	l		1	
01			1	1
11	1			
10			1	
		· · · · · · · · · · · · · · · · · · ·		(3分)

$$F = \overline{ABCD} + AB\overline{CD} + \overline{ACD} + \overline{ABC} + \overline{BCD}$$
 (3 $\%$)

$$F = \overline{F} = (\overline{ABCD})(\overline{ABCD})(\overline{ACD})(\overline{ABC})(\overline{BCD}) \tag{4.5}$$



得 分

四、A/D 转换通常要经过哪几个步骤来完成,并说明每个步骤含义。有一个 DAC 电路, n=8, 其分辨率是多少? (4分)

解: A/D 转换过程通常包括采样、保持、量化和编码四个步骤。(1分)


采样就是周期性地抽取模拟信号的瞬间值;保持指在非采样点仍维持不变的模拟量输入;量化就是将连续的模拟量离散为量化电平;编码指为每一个量化电平进行二

进制"编号"。(2分)

分辨率= $1/(2^n-1)=1/(2^8-1)=0.392\%$ (1分)

得 分

五、写出 CMOS 电路的逻辑表达式。(4分)



解:

$$P_2 = \begin{cases} A & \exists B = 0 \text{时}; \\ \text{高阻态} & \exists B = 1 \text{时}; \end{cases}$$
 (4分)

得 分


六、GAL16V8 每个输出最多可有多少个乘积项? 如要求用 GAL16V8 来实现 包含 9 个乘积项的函数 F=PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7+ PT8+ PT9, 怎么办? (8分)

解:

GAL16V8每个输出最多可有8个乘积项。令F1=PT1+PT2+PT3+PT4+PT5+PT6+ PT7, 用 2 个 OLMC 来实现函数 F (此时 GAL16V8 的 OLMC 工作在反馈组合输出模 式,最多能实现7个乘积项相加),一个OLMC实现7个乘积项相加(即函数F1), 从相应的芯片引脚输出并反馈到与阵列,使 F1 作为一个输入项,另一个 OLMC 实现 F1 和 PT8、PT9 相加,从相应的芯片引脚输出,从而实现函数 F。(8分)

七、如果 X=1,控制器从状态 T_1 变到状态 T_2 ,然后变到状态 T_3 ;如果 X=0, 控制器从状态 T_1 变到状态 T_3 。试画出满足上述状态转换要求的数字系统 的 ASM 图。(10分)

解:




行地址输入线,列地址输入线,输入/输出线各是多少条?每条列选择输出 线同时接几位? 用2114构成1K×8的静态存储器,画出逻辑图。(6分) 解:

第4页共6页

地址输入线 10条; 行地址输入线 6条; (1分) 列地址输入线 4条; 输入输出线 4条; (1分) 每条列选输出线同时接四位。 (1分)

自 景 遵 考 规 诚 信 试 绝 不 是 作




(1分)


得分

九、试用 74194 设计序列信号发生器产生 1110010,序列码,且能自启动。(10分)

解:列状态转移表:



DSL= QI Q+ QI Qx = Q1 @Qx



(4分)

得 分

十、试用 74138 设计一个多输出组合网络,输入为 4 位二进制码 ABCD,输出为 F_1 : ABCD 为 4 的倍数, F_2 : ABCD 比 2 大。(10 分)解:


由题意,各函数是4变量函数,故须将74138扩展为4-16线译码器,让A、B、C、D分别接4-16线译码器的地址端 A₃、A₂、A₁、A₆,可写出各函数的表达式如下:

$$F_{1}(A,B,C,D) = \sum m(0,4,8,12)$$

$$= \overline{\overline{m}_{0} \overline{m}_{4} \overline{m}_{8} \overline{m}_{12}}$$

$$= \overline{\overline{Y}_{0} \overline{Y}_{4} \overline{Y}_{8} \overline{Y}_{12}}$$

$$= \overline{Y}_{0} \overline{Y}_{1} \overline{Y}_{2}$$




 $F_2 = \overline{ABC} + A\overline{BC} + \overline{ABC} + ABC ,$

,列出真值表,并正确标出与阵列和或阵列连接图。


该阵列的真值表为:

4.	H / C	たた マーニノ コ			
ſ	Α	В	C .	$\mathbf{F}_{\mathbf{i}}$	F ₂
ľ	0	0	0	.0	0
	0	0	1	l	1
	0	1	0	0	. 0
ŀ	0	1	1	е	1
	ì	0	- 0	1	0
1	l	0 -	ľ	0	ĵ
	1	1	U	1	0.
-	1	. 1	1	0	1





设意高低位

CP †	Q ₃ Q ₂ Q ₁ Q ₀			
. 0	0	0	1	l
1	0	l	0	0
2	0	1	0	l
3 .	0	1 .	1	0
4	0	l	1.	1
5	1	0	0	0
6	1	0	0	i
7	0	0	1	l



八、试写出图示电路中 74194 输出端 Q0 处的序列信号





经过1个CP 1 启动之后 Qo=001100110011.......

九、十二、ROM 的阵列如图所示,试设计 $F_1 = \overline{ABC} + \overline{ABC} + \overline{ABC}$.

得分

六、画出 [110] 序列检测器的原始状态转移图和原始状态转移衰、设该串行序列检测器的输入序列为 X,输出序列为 Z,仅当输入 X 连续送进 [110] 时,输出 Z 才出现 1,其它情况下都输出 0,序列不可重叠。 (10 分)

例如:

X 1 0 1 1 1 1 0 1 1 0 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 0

00 50 1/0

原始状态转移表

	······································	TTBAL
	N(t)	/ Z(t)
-	X=0	X=1
· S.	30/0	5,/0
21	. So/o-	S1/0
Si	50/0	- 53/0
53	54/0	S3/0
54	Sojo	50/1

得分

七、由 555 定时器构成施密特反相器 (除滤波电容外,不附加任何元件), 只有 5V 和 6V 两路电源可供选择。问:


- (1) 若需要回差 Δ J₁ = 2V, 则控制电压应从第几脚加入?电压**使是多**大?
- (2) 若需要回差 Δ U₂ = 2.5V,则控制电压应从第几脚加入?电压值是多大?
- (1) 回程差201=21日,控制电压从第8脚加入电压值为64。

121 国程差2015=215V时,控制电压从第了附加入。电压值为5V.

得分

八、试用 PLA 实现一位全加器。输入为被加数 A、加数 B、进位输入 C、输出为本位和 X、进位输出 Y。请写出设计过程并将 PLA 阵列图画完整。

(10分) (10分)




íĩ


《数字电路与系统》

	院(系)
,	74.40
<u>#</u>	题号. 一 二 三 四 五 六 七 八 九 总分
iğ :	分数 人 人 人 人 人 总分
每	
*	得分一、填空题(每套)分 典20分)。
试	1. (<u>Notoi ioil)</u> = (554) = (35.B) 16
想订	20 (3)10=(00) 000 houses Indicate
財焦	2\(\((11001000\)\)\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\.\
, h	······································
被不	14 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	5、设两个 OC 门的输出商数公司
信要、	一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个一个
考卷	一一一
试题	1、用逻辑代数公式将下列函数化简成最简的"自或)式。
	Y=(A+B)(A+B+C)(A+C)(B+C+D)
銫 ;	Y'= AB+ABC+AC+BCD (A+AB+B+AC+BC)(A+
不 :	= AR+ Acupon + p
(fi	ABLAC CONTRACTOR AND ARCHITECTURE OF THE CONTRACTOR OF THE CONTRAC
· 李	= (AD+AC)(B+U1D)
fi (2、直接写出下列各函数的对偶式 Y和后流出平
Y= (A+	$= \overline{Ab} + AU$
16-1015	tu). (Z+AD) Y= ABTECT ECATE) = (ATE) · (BTE)· (ATE)E
一人も十万八万	ABTBCT CLAFE) - (ATB) · (BTC)·(ATE)C
<u></u>	(数字UB'SEK) 试卷(B) 有了以共分页
	100 m y y y y y y y y y y y y y y y y y y


#3+BD+AC+0





√ 3、用 74LS138 和逻辑门组成的电路如图所示写出 F₁和 F₂ 最简表达式。



✓ 4、用 4 选 1 数据选择器 74LS153 构成的电路如图所示,写出输出函数 Y 的最简与或式。







2、写出如图所示的电路中两个触发器的特征方程,并作出两个触

线

绝尔

发器输出端的波形。 $Q_1 = Q_1 \cdot Q_1 \cdot Q_1 \cdot Q_2 \cdot Q_1 = Q_1 \cdot Q_1 \cdot Q_2 \cdot Q_2 \cdot Q_1 \cdot Q_2 \cdot Q_2$

(数字电路与系统) 试卷 (B) 第 4 页 共 6 页

五、时序电路的分析和宽射。(每小题 10分, 共 20分)

1、由 74LS161 构成的计数器如图所示,试指出为多少进制。

