# 超ローパワー8bitマイコンの開発

富田 和裕

世界の電卓のトップシェアを占めているカシオ計算機 殿において、関数電卓のシェアはそのうちの40%を占め ている (関数電卓の世界シェアとしてNo.1)。

近年、国外では関数電卓を大学入試、および授業持ち込み科目として採用する国が増加しており、教材として取り入れる傾向が進んでいる。当然、国内でもその動きは進んでおり、小・中学校、および高等学校の算数・数学などの科目に、電卓を取り入れた教育のメリットについて教育論文<sup>1)</sup>が、著名な先生方よりいくつも発表されており、今後の国内市場の需要拡大も期待されている。

現在,カシオ計算機殿における関数電卓の売り上げは,約2000万個弱/年であるが,今後のカシオ計算機殿の市場動向としては,中国向けの市場拡大により,売り上げは150%に伸びると予測している。

この大きな関数電卓市場を獲得すべく、沖電気は従来のローパワーマイコンの仕様を上回る、超ローパワー8bitマイコンの開発を行い、関数電卓市場に参入することができた。

写真1に今回開発された商品: ML610901が搭載された関数電卓を示す。写真1の左側の関数電卓は、理数系の高校生や大学生を主な対象として、分数や√(平方根)などの数式を教科書等の表記と同じように表示できる"数学自然表示"シリーズの関数電卓『fx-82ES』<sup>2)</sup>である。



写真1 本商品搭載の関数電卓(左側:fx-82es 右側:FC-200V)

写真1の右側は、公認会計士や税理士、証券アナリスト、ファイナンシャルプランナーなどに向けた本格的な金融計算電卓『FC-200V』<sup>3)</sup> である。ML610901は他にも海外向けとして多数の関数電卓に搭載されている。

この関数電卓の開発にあたり、カシオ計算機殿より求められた主要な仕様を以下に示す。

- ① 多コモンのLCDドライバ内蔵
- ② 太陽電池と内蔵電池の切り替え機能内蔵
- ③ 電源電圧: 1.0Vでの動作保障
- ④ 低消費電力

①はひとまわり大きく見やすい大型表示を実現する。②は従来の太陽電池付き電卓と異なり、計算途中で光がさえぎられても、内蔵電池によって、計算内容を保護する。③は内蔵電池と太陽電池の切り替わりによる誤動作が発生しないよう低電圧動作を保障する。④は電池寿命を長くする(電池寿命が従来商品は2年であったが、本商品では3年)<sup>4)</sup>。そして、供給能力が低い太陽電池の使用を目的としている。

以上の4つの主要な仕様を取り込むためにマルチVtプロセスを採用した。このプロセスは高耐圧用MOS,低電圧動作用MOSがあり、関数電卓の仕様である、LCDドライバ内蔵、1.0Vでの動作保障に適していた。

また、このプロセスは既存のプロセスのため、開発工数の低減、およびスケジュールの短縮にもつながり、カシオ計算機殿の提示した開発スケジュールに対応することを可能にした。

他社との競合においては、低消費電力、低電圧動作で 仕様を上回ったのはもとより、沖電気オリジナルCPU コア: nX-U8/100のパフォーマンスが優れていたことも 採用にあたり、大きな要因の1つになったと言える。

ここでは、マルチVtプロセスを採用することによって、 LCDドライバ内蔵の超ローパワー8bitマイコンを実現し たカシオ計算機殿向け関数電卓用LSI(商品名: ML610901)について述べる。

#### ML610901の概要

ML610901は96セグメント×32コモンのLCDドライバを内蔵した8bitマイクロコントローラである。

8bitCPUコア: nX-U8/100は、インストラクションを命令フェッチ、命令デコード、命令実行という3つのフェーズに分割し、パイプラインで逐次処理している。この3段パイプライン処置のRISCアーキテクチャにより、効率よく命令が実行される。

回路構成は、メモリ(ROM/RAM)、電源回路、発振、ロジック(8bitCPUコア含む)、ポート/LCDドライバで構成される。

図1にML610901のブロック図、表1に特長を示す。




図1 ML610901のブロック

表1 ML610901の特長

機能		ML610901	
CPU		nX-U8/100	
メモリ			
	ROM	96Kバイト	
	RAM	3584バイト	
	外部データ・メモリ	1920Kバイト	
発振			
	76 1 1 116	500kHz(システムクロック)	
	クロック発生回路	19kHz(LCD用クロック)	
ロジッ	1 ク		
	16ビットタイマ	1ch	
	ウォッチドッグ タイマ	1ch	
	タイムベース	2ch	
	カウンタ	-	
	割り込み	10要因	
ポート・LCDドライバ		20=2 (0222	
	LCDドライバ	3072 (96seg×32com)	
	入力ポート	8本	
	出力ポート	8本	
	入出力ポート	3本	
	外部メモリI/F	35本	
電源回路			
	ロジック用電源	VDDL	
	低速発振用電源	VXT	
	バイアス発生回路	VL1~VL4	
	電源切り替え回路	VDD	
主な電気的特性			
	温度範囲	-20°C ~70°C	
	電源電圧	1.0V~3.6V	
	STOP時の消費電流	0.6 μ A(Typ.)	
	CPU動作時の消費電流	50 μ A(Typ.)	

### マルチVtプロセスについて

マルチVtプロセスは、**表2**に示す3種類のMOSで構成されている。

これらの特長を活かし、高耐圧が必要なLCDドライバ、ポート、および電源回路にはHV-MOSを、チップ構成の大半を占めるロジック(8bitCPUコア含む)については、リーク電流を抑えるためMV-MOSを、低電圧動作時に懸念される回路部についてはLV-MOSを使用した。

表2 マルチVtプロセスのMOS構成, および用途

	用途	耐圧 (Max)
HV-MOS	電源系など高耐圧が必要な回路で使用	7V
MV-MOS	ロジック全般で使用 (リーク電流の問題なし)	4 CV
LV-MOS	低電圧時に十分な能力が必要とされ る箇所で使用(部分使用) (リーク電流が発生)	4.6V

#### 低消費電力, 低電圧動作への取り組み

低消費電力への取り組み5) 内容を以下に示す。

- ① ロジック用電源電圧を低くする
- ② CPUコアのスリム化(未使用回路の削除)
- ③ 内蔵容量の削除 (発振回路部)

①のロジック用電源電圧を低くする対策は、最も効果の高い対策である。表3に従来のローパワーマイコンとML610901のロジック用電源電圧の比較を示す。

表3 ロジック用電源電圧の比較

ロジック用電源電圧	ML610901	ML610501(従来品)
VDDL	1.16V	1.60V

ML610901はML610501(従来品)と比較して約27.5%電圧を低下させたので、その割合の消費電力低減が見込める。

②の CPUコアのスリム化(未使用回路の削除)により 余分な消費電力の発生を抑える対策を行った。

従来のローパワーマイコンのCPUコアは、デバッグ機能、およびツールモード機能が搭載されており、この回路が、CPU動作中もアクティブ状態にあり、余分な消費電流が発生していた。この回路部の削除は消費電力低減として効果がある。

③の内蔵容量の削除(発振回路部)について説明する。 ML610901の発振回路はCR発振で抵抗・容量共に内蔵されたタイプである。

CR発振の消費電力は、容量へのチャージ、ディスチャージに依存するので、容量値を小さくし、電流を少なくすることによって消費電力低減の効果がある。しかし、従来品の仕様では、抵抗は外付けにしており、寄生容量の影響で周波数がばらつく特性があった。消費電力対策で、内蔵容量を小さくすることは、寄生容量の影響が更に支配的になり、周波数を大きくばらつかせる要因となる。そのため、ML610901では抵抗をLSIに内蔵することによって寄生容量の影響をなくし、周波数のばらつき特性と消費電力を抑えることを可能にした。

#### 低電圧動作の実現方法

低電圧動作への取り組みは、既存マルチVtプロセスのVt値をチューニングし、CMOSトランジスタの低電圧動作マージンを広げることである。この取り組みにより、上記①のロジック用電源電圧を低くする対策が可能となる。ただし、ROM、およびRAMのようなメモリは、CPUや、タイマなどのロジックと比べ、動作電圧は高い。そのため、ROM、RAMのメモリは、従来のメモリを解析し、回路変更による低電圧動作対策も実施した。

# ROMの改良

ROM動作の解析の結果、ROMは、ビットラインの遅延を小さくすることで低電圧動作の改善効果があることが判明した。従来のROMのYデコード部は、N-MOSの3段構成であった。しかし、ML610901ではYデコード部のN-MOSを1段構成にすることで、N-MOSのトータルON抵抗を1/3に小さくでき、追従性を良くした。図2に従来のROM構成を、図3にML610901のROM構成を示す。




図2 従来のROM構成




図3 ML610901のROM構成

# RAMの改良

RAM動作の解析の結果、RAMは、リード動作に関しては、カラムスイッチでの遅延と、次のサイクルに行く前のプリチャージ動作の遅延、ライト動作に関しては、ライトデータのトランスファーゲートでの遅延と、リードと同様にプリチャージ動作の遅延を小さくすることで低電圧動作の改善効果があることが判明した。

従来の上記のRAMの回路部は、MV-MOSを使用しており、このMV-MOSをLV-MOSに変更することでMOSのON抵抗が小さくなり、追従性をよくした。

図4にML610901のRAM構成を示す。○で囲んだMOS がMV-MOSからLV-MOSへ変更した箇所となる。

デバイス特性はVt値のチューニングと回路変更により、 最低動作電圧が1.00Vから0.89Vに改善され、目標仕様で ある最低電源電圧1V保証を実現できた。

これらの取り組みにより、ML610901は2004年6月に 量産立ち上げを完了した。




図4 ML610901のRAM構成

# あとがき

ML610901の開発における超ローパワー(低電圧動作) 技術は、マルチVtプロセスの特長を活かした設計力と、それを支えるプロセス技術との総合力で成し遂げることができた技術である。今後も更なる低電圧動作、また低消費電力化の要求に対して、このように総合力で技術を切り開き、商品化を行っていきたい。 ◆◆

# ■参考文献

1) 電卓を使った教育論文

http://www.casio.co.jp/edu/classroom/thesis.html

2) 関数電卓『fx-82ES』商品紹介

http://dentaku.casio.co.jp/lineup/fn\_natural.html

3) 金融計算電卓『FC-200V』商品紹介

http://dentaku.casio.co.jp/lineup/finance.html

4) CASIO電卓総合案内ネット[スペック]

http://dentaku.casio.co.jp- CASIO電卓総合案内ネット[スペック]

5) 栗田他: LSIの低消費電力設計, 沖テクニカルレビュー188号, Vol.68 No.4, pp.36-39, 2001年10月

#### ●筆者紹介

富田和裕: Kazuhiro Tomita. 株式会社沖マイクロデザイン LSI設計センタ LSI設計部 回路設計チーム