实验5——RV64 时钟中断处理

姓名: 汤尧 学号: 3200106252

一实验目的

- 学习 RISC-V 的异常处理相关寄存器与指令,完成对异常处理的初始化。
- 理解 CPU 上下文切换机制,并正确实现上下文切换功能。
- 编写异常处理函数,完成对特定异常的处理。
- 调用 OpenSBI 提供的接口,完成对时钟中断事件的设置。

二实验原理和内容

2.1 相关寄存器

除了32个通用寄存器之外,RISC-V 架构还有大量的 **控制状态寄存器** Control and Status Registers(CSRs),下面 将介绍几个和异常机制相关的重要寄存器。

Supervisor Mode 异常相关寄寄存器:

- sstatus (Supervisor Status Register)中存在一个 SIE (Supervisor Interrupt Enable)比特位,当该比特位设置为 1 时,会对所有的 S 态异常**响应**, 否则将会禁用所有 S 态异常。
- sie (Supervisor Interrupt Eable Register)。在 RISC-V 中,Interrupt 被划分为三类 Software Interrupt, Timer Interrupt, External Interrupt。在开启了 sstatus[SIE]之后,系统会根据 sie 中的相关比特位来决定是否对 该 Interrupt 进行**处理**。
- stvec (Supervisor Trap Vector Base Address Register)即所谓的"中断向量表基址"。 stvec 有两种模式: Direct 模式,适用于系统中只有一个中断处理程序,其指向中断处理入口函数 (本次实验中我们所用的模式)。 Vectored 模式,指向中断向量表,适用于系统中有多个中断处理程序 (该模式可以参考 RISC-V 内核源码)。
- scause (Supervisor Cause Register), 会记录异常发生的原因,还会记录该异常是 Interrupt 还是 Exception。
- sepc (Supervisor Exception Program Counter), 会记录触发异常的那条指令的地址。

Machine Mode 异常相关寄寄存器:

■ 类似于 Supervisor Mode, Machine Mode 也有相对应的寄存器,但由于本实验同学不需要操作这些寄存器,故不在此作介绍。

以上寄存器的详细介绍请同学们参考 RISC-V Privileged Spec

2.2 相关特权指令

- ecall (Environment Call), 当我们在 S 态执行这条指令时,会触发一个 ecall-from-s-mode-exception,从而进入 M 模式中的中断处理流程(如设置定时器等);当我们在 U 态执行这条指令时,会触发一个 ecall-from-u-mode-exception,从而进入 S 模式中的中断处理流程(常用来进行系统调用)。
- sret 用于 S 态异常返回, 通过 sepc 来设置 pc 的值, 返回到之前程序继续运行。

以上指令的详细介绍请同学们参考 RISC-V Privileged Spec

2.3 上下文处理

由于在处理异常时,有可能会改变系统的状态。所以在真正处理异常之前,我们有必要对系统的当前状态进行保存,在异常处理完成之后,我们再将系统恢复至原先的状态,就可以确保之前的程序继续正常运行。 这里的系统状态通常是指寄存器,这些寄存器也叫做CPU的上下文(Context).

2.4 异常处理程序

异常处理程序根据 scause 的值, 进入不同的处理逻辑,在本次试验中我们需要关心的只有 Superviosr Timer Interrupt。

2.5 时钟中断

时钟中断需要 CPU 硬件的支持。CPU 以"时钟周期"为工作的基本时间单位,对逻辑门的时序电路进行同步。而时钟中断实际上就是"每隔若干个时钟周期执行一次的程序"。下面介绍与时钟中断相关的寄存器以及如何产生时钟中断。

- mtime 与 mtimecmp (Machine Timer Register)。 mtime 是一个实时计时器, 由硬件以恒定的频率自增。mtimecmp 中保存着下一次时钟中断发生的时间点,当 mtime 的值大于或等于 mtimecmp 的值,系统就会触发一次时钟中断。因此我们只需要更新 mtimecmp 中的值,就可以设置下一次时钟中断的触发点。 OpenSBI 已经为我们提供了更新 mtimecmp 的接口 sbi set timer (见 lab4 4.4节)。
- mcounteren (Counter-Enable Registers)。由于 mtime 是属于 M 态的寄存器,我们在 S 态无法直接对其读写,幸运的是 OpenSBI 在 M 态已经通过设置 mcounteren 寄存器的 TM 比特位,让我们可以在 S 态中可以通过 time 这个**只读**寄存器读取到 mtime的当前值,相关汇编指令是 rdtime。

三实验环境

- Ubuntu虚拟机
- Docker in Lab3

四 实验步骤与分析

4.1 准备工程

新建文件夹, 进行文件的修改。

4.2 开启异常处理

在运行 start_kernel 之前,我们要对上面提到的 CSR 进行初始化,初始化包括以下几个步骤:

- 1. 设置 stvec,将 _traps (_trap 在 4.3 中实现) 所表示的地址写入 stvec,这里我们采用 Direct 模式,而 _traps 则是中断处理入口函数的基地址。
- 2. 开启时钟中断,将 sie[STIE] 置 1。
- 3. 设置第一次时钟中断,参考 clock_set_next_event()(clock_set_next_event()在 4.5 中介绍)中的逻辑用汇编 实现。
- 4. 开启 S 态下的中断响应, 将 sstatus[SIE] 置 1。

按照下方模版修改 arch/riscv/kernel/head.S, 并补全 _start 中的逻辑。

stevc: 保存s模式的trap向量基址。

sie: sip寄存器是一个xlen位的读/写寄存器,包含关于挂起中断的信息。

CSrCi csr, zimm[4:0]

 $CSRs[csr] \mid = zimm$

立即数置位控制状态寄存器 (Control and Status Register Set Immediate). 伪指令 (Pesudoinstruction), RV32I and RV64I.

对于五位的零扩展的立即数中每一个为 1 的位,把控制状态寄存器 csr 的的对应位清零,等同于 csrrsi x0, csr, zimm.

CSTT rd, csr

x[rd] = CSRs[csr]

读控制状态寄存器 (Control and Status Register Read). 伪指令(Pesudoinstruction), RV32I and RV64I.

把控制状态寄存器 csr 的值写入 x[rd], 等同于 csrrs rd, csr, x0.

调试中遇到问题:寄存器从0开始计位。

如, sstatus寄存器

XLEN-1	XLEN-2 1	19	18	17	$16 \ 15$	$14 \ 13$	12	9	8	7	6	5	4	3	2	1	0
SD	0		PUM	0	XS[1:0]	FS[1:0]	0		SPP	0		SPIE	UPIE	0		SIE	UIE
1	XLEN-20		1	1	2	2	4		1	2		1	1	2		1	1

Figure 4.1: Supervisor-mode status Register.

sie寄存器

XLEN-1	10	9	8	7	6	5	4	3	2	1	0
0		SEIP	UEIP		0	STIP	UTIP		0	SSIP	USIP
XLEN-10		1	1		2	1	1		$\overline{2}$	1	1

Figure 4.3: Supervisor interrupt-pending register (sip).

XLEN-1	10	9	8	7	6	5	4	3	2	1	0
0		SEIE	UEIE	()	STIE	UTIE	0		SSIE	USIE
XLEN-10		1	1	-	2	1	1	2		1	1

Figure 4.4: Supervisor interrupt-enable register (sie).

```
## set stvec = traps
 2
       la a0 ,_traps
 3
        csrw stvec, a0
 4
   ## set sie[STIE] = 1
 5
       #stip is located in fifth bit in sie
 6
 7
       csrr a0,sie
8
       ori a0,a0,32
9
       csrw sie,a0
10
   ## set first time interrupt
11
12
       rdtime a0
       li a1,10000000
13
        add a0,a0, a1
14
15
       li a7, 0
16
       li a1,0
       li a2,0
17
18
        li a3,0
       li a4,0
19
20
       li a5,0
       li a6,0
21
22
       ecall
23
24
   ## set sstatus[SIE] = 1
       #sie is located in second bit in sstatus
26
       csrr a0,sstatus
       ori a0,a0,2
27
28
        csrw sstatus,a0
```

4.3 实现上下文切换

我们要使用汇编实现上下文切换机制, 包含以下几个步骤:

- 1. 在 arch/riscv/kernel/目录下添加 entry.S 文件。
- 2. 保存CPU的寄存器 (上下文) 到内存中 (栈上) 。
- 3. 将 scause 和 sepc 中的值传入异常处理函数 trap_handler (trap_handler 在 4.4 中介绍), 我们将会在 trap_handler 中实现对异常的处理。

```
sepc寄存器
```

当陷阱发生时,RISC-V将程序计数器的值保存在这里,因为随后pc的值将被stvec的值覆盖掉; sret指令拷贝sepc的值到pc中; 内核可向spec中写入值来控制sret返回到哪里;

- 4. 在完成对异常的处理之后, 我们从内存中 (栈上) 恢复CPU的寄存器 (上下文) 。
- 5. 从 trap 中返回。

```
## 2. call trap_handler
    li a0, 0x80000005
    call trap_handler

## 3. restore sepc and 32 registers (a(sp) should be restore last) from stack
    ld t6, 0(sp)
    csrw sepc, t6
    addi sp,sp,8
    .....#Loading regisers (omitted)
```

4.4 实现异常处理函数

- 1. 在 arch/riscv/kernel/目录下添加 trap.c 文件。
- 2. 在 trap.c 中实现异常处理函数 trap_handler(), 其接收的两个参数分别是 scause 和 sepc 两个寄存器中的值。

,		
Interrupt / Exception	Exception Code	Description
mcause[XLEN-1]	mcause[XLEN-2:0]	Bescription
1	1	Supervisor software interrupt
1	3	Machine software interrupt
1	5	Supervisor timer interrupt
1	7	Machine timer interrupt
1	9	Supervisor external interrupt
1	11	Machine external interrupt
0	0	Instruction address misaligned
0	1	Instruction access fault
0	2	Illegal instruction
0	3	Breakpoint
0	4	Load address misaligned
0	5	Load access fault
0	6	Store address misaligned
0	7	Store access fault
0	8	Environment call from U-mode
0	9	Environment call from S-mode
0	11	Environment call from M-mode
0	12	Instruction page fault
0	13	Load page fault
0	15	Store page fault

图 10.3: RISC-V 异常和中断的原因。中断时 mcause 的最高有效位置 1,同步异常时置 0,且低有效位标识了中断或异常的具体原因。只有在实现了监管者模式时才能处理监管者模式中断和页面错误异常(参见第 10.5 节)。(来自[Waterman and Asanovic 2017]中的表 3.6。)

```
#include "types.h"
#include "printk.h"
#include "sbi.h"

void trap_handler(unsigned long scause, unsigned long sepc) {
    // 通过 `scause` 判断trap类型
    // 如果是interrupt 判断是否是timer interrupt
    // 如果是timer interrupt 则打印输出相关信息,并通过 `clock_set_next_event()` 设置下一次时钟中断

// `clock_set_next_event()` 见 4.5 节
    // 其他interrupt / exception 可以直接忽略
if((int)scause<0){
```

3.

4.5 实现时钟中断相关函数

- 1. 在 arch/riscv/kernel/目录下添加 clock.c 文件。
- 2. 在 clock.c 中实现 get cycles():使用 rdtime 汇编指令获得当前 time 寄存器中的值。
- 3. 在 clock.c 中实现 clock set next event():调用 sbi_ecall,设置下一个时钟中断事件。


Function Name	Function ID	Extension ID
sbi_set_timer (设置时钟相关寄存器)	0	0x00
sbi_console_putchar (打印字符)	0	0x01
sbi_console_getchar (接收字符)	0	0x02
sbi_shutdown (关机)	0	0x08


```
1
    #include "types.h"
 2
    #include "sbi.h"
    // QEMU中时钟的频率是10MHz, 也就是1秒钟相当于10000000个时钟周期。
 3
    unsigned long TIMECLOCK = 10000000;
 5
6
    unsigned long get_cycles() {
       // 使用 rdtime 编写内联汇编, 获取 time 寄存器中 (也就是mtime 寄存器 )的值并返回
7
8
       unsigned long time;
       __asm__ volatile (
9
           "rdtime a0\n"
10
11
           "mv %[time], a0\n"
           :[time] "=r" (time)
12
13
           :"memory"
14
15
       );
       return time;
16
17
18
19
    void clock_set_next_event() {
20
       // 下一次 时钟中断 的时间点
21
22
       unsigned long next = get_cycles() + TIMECLOCK;
23
24
       // 使用 sbi ecall 来完成对下一次时钟中断的设置
25
       sbi_ecall(00,0,0,0,0,0,0,0);
26 }
```

4.6 编译及测试

由于加入了一些新的.c文件,可能需要修改一些Makefile文件,请同学自己尝试修改,使项目可以编译并运行。

一个窗口make debug






另一个窗口输入以下指令可远程连接。

```
riscv64-unknown-linux-gnu-gdb vmlinux
(gdb) target LAYOUT ASMremote :1234
```

初始进入的函数地址。

```
root@f7bf9d5e9abb: /have-fun-debugging/sys2lab-21fall/l...
                                                                Q
                                                                                ♂
  >0x1000
                              t0,0x0
                 auipc
                 addi
                              a2,t0,40
                              a0,mhartid
                 CSTT
                 ld a1,32(t0)
                 ld
                    t0,24(t0)
                 jг
                     t0
                 unimp
                 0x8000
                 unimp
                 unimp
                 unimp
                 0x8700
                 unimp
                 unimp
                 fnmadd.s
                              ft6,ft4,fs4,fs1,unknown
                 unimp
remote Thread 1.1 In:
                                                                    L??
                                                                           PC: 0x1000
```

开始设置b_stext,进入到_start。因为_start是全局的第一个程序,写在_stext模块中,故_stext和_start起始地址一样。




```
root@f7bf9d5e9abb: /have-fun-debugging/sys2lab-21fall/l...
                                                            Q
 ſŦÌ
    0x80200000 <_stext>
                             auipc
                                     a0,0x0
    0x80200004 <_stext+4>
                             addi
                                     a0,a0,96
                                     stvec,a0
 B+ 0x80200008 <<u>stext</u>+8>
                            CSTW
    0x8020000c <_stext+12> csrr
                                     a0,sie
    0x80200010 <<u>stext+16></u> ori
                                     a0,a0,16
    0x80200014 <<u>stext+20></u> csrw
                                     sie,a0
   >0x80200018 < stext+24> rdtime a0
    0x8020001c < stext+28>
                             lui
                                     a1,0x989
    0x80200020 < stext+32>
                             addiw
                                     a1,a1,1664
    0x80200024 <_stext+36>
                             add
                                     a0,a0,a1
    0x80200028 <<u>stext+40></u> li
                                     a7,0
    0x8020002c <<u>stext+44></u> li
                                     a1,0
    0x80200030 < stext+48> li
                                     a2,0
    0x80200034 < stext+52> li
                                     a3,0
    0x80200038 <_stext+56> li
                                     a4,0
    0x8020003c < stext+60> li
                                     a5,0
remote Thread 1.1 In: _stext
                                                            L??
                                                                  PC: 0x80200018
0x0000000080200014 in stext ()
(gdb) i r a0
a0
               0x10
                        16
(gdb) si
0x0000000080200018 in _stext ()
(gdb) i r sie
sie
               0x0
                         0
(gdb) i r a0
a0
               0x10
                         16
(gdb)
```

上图中查看寄存器值发现赋值未成功,结果是赋值位数出错,从0开始第五位。改正后可看到。此时sie, sepc, sstatus都被成功赋值,进入printk函数。

在调试窗口中单步运行,发现在printk和sbi_ecall函数中来回跳转,每次进入sbi_ecall函数时,调用ecall指令。

S 模式不直接控制时钟中断和软件中断,而是 使用 ecall 指令请求 M 模式设置定时器或代表它发送处理器间中断。 所以在调用ecall指令后,系统便执行了

此时在调试窗口持续执行,在另一个窗口内可看到traps中不断输出字符。发现和样例有所不同,是因为字符串中没写换行符。



Q






ervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor M ode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrup t[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supe rvisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mo de Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt [S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Super visor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mod e Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer I nterrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Superv isor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer In terrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervi sor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Int errupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervis or Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode T imer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Inte rrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Superviso r Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Ti mer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Inter rupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] S upervisor Mode Timer Interrupt[S] Supervisor Mode Timer Interrupt[S] Supervisor Mode Ti

```
FI.
       root@f7bf9d5e9abb: /have-fun-debugging/sys2lab-21fall/l...
                                                            Q
                                                                           ♂
  >0x800005ee ld t0,264(sp)
                CSTW
                             mstatus, t0
                ld t0,40(sp)
   0x800005f6 ld sp,16(sp)
   0x800005f8 mret
   0x800005fc nop
   0x80000600 add sp,a0,zero
   0x80000604 ld ra,8(sp)
0x80000606 ld gp,24(sp)
   0x80000608 ld tp,32(sp)
   0x8000060a ld t1,48(sp)
   0x8000060c ld t2,56(sp)
   0x8000060e ld
                    s0,64(sp)
   0x80000610 ld
                    s1,72(sp)
   0x80000612 ld
                    a0,80(sp)
   0x80000614 ld a1,88(sp)
       Thread 1.1 In:
                                                            L??
                                                                  PC: 0x800005ee
( Terminal
Continuing.
Program received signal SIGINT, Interrupt.
0x000000000800005ee in ?? ()
(gdb) i r sepc
               0x802002bc
                                 2149581500
sepc
(gdb) c
Continuing.
```

更改换行符之后,可以看到:



与给出的样例相吻合。

思考题

1. 在我们使用make run时, OpenSBI 会产生如下输出:

```
OpenSBI v0.9
1
 2
 3
    | | | |___
                      _ _ | (__ | |_) || |
 4
    | | | | '_ \ / _ \ '_ \ \__ \| _ < | |
 5
    | | _ | | _ / | | | ____) | | ___
 6
       __/| .__/ \__|_| |_|___/|___/|___|
 7
8
            9
            1_1
10
11
    . . . . . .
12
13
    Boot HART MIDELEG
                            : 0x00000000000000222
    Boot HART MEDELEG
                            : 0x000000000000b109
14
15
16
    . . . . . .
```

通过查看 RISC-V Privileged Spec 中的 medeleg 和 mideleg 解释上面 MIDELEG 值的含义。

hart 是硬件线程 (hardware thread)的缩略形式。

Interrupt / Exception	Exception Code	Description
mcause[XLEN-1]	mcause[XLEN-2:0]	Description
1	1	Supervisor software interrupt
1	3	Machine software interrupt
1	5	Supervisor timer interrupt
1	7	Machine timer interrupt
1	9	Supervisor external interrupt
1	11	Machine external interrupt
0	0	Instruction address misaligned
0	1	Instruction access fault
0	2	Illegal instruction
0	3	Breakpoint
0	4	Load address misaligned
0	5	Load access fault
0	6	Store address misaligned
0	7	Store access fault
0	8	Environment call from U-mode
0	9	Environment call from S-mode
0	11	Environment call from M-mode
0	12	Instruction page fault
0	13	Load page fault
0	15	Store page fault

图 10.3: RISC-V 异常和中断的原因。中断时 mcause 的最高有效位置 1,同步异常时置 0,且低有效位标识了中断或异常的具体原因。只有在实现了监管者模式时才能处理监管者模式中断和页面错误异常(参见第 10.5 节)。(来自|Waterman and Asanovic 2017|中的表 3.6。)

mideleg (Machine Interrupt Delegation, 机器中断委托) CSR 控制将哪些中断 (上图上部分) 委托给 S 模式。与 mip 和 mie 一样,mideleg 中的每个位对应不同的异常。 mideleg[5]对应于 S 模式的时钟中断,如果把它置位,S 模式的时钟中断将会移交 S 模式的异常处理程序,而不是 M 模式的异常处理程序。0x000000000000000000222的后十二位是 $0010\ 0010\ 0010\$,第五位是1,标明S模式的时钟中断会移交给S模式的处理程序,第1,9位是1,标明相应中断都会 移交给S模式。