

112 邏輯設計實驗二

Lab1 4-bits (unsigned) Add/Subtract Unit Design

實驗報告

組別：第三組

學號：10927202 / 10927207

姓名：陽彩柔 / 蒲品憶

1. Verilog Code


```
1  module TM;
2
3  reg clk, sel;
4  reg [3:0] a, b;
5  wire [3:0] sum ;
6  wire cout ;
7
8  AddSub addsub(a, b, sum, cout, sel);
9
10 initial clk = 1'd0;
11 always #5 clk = ~clk;
12
13 initial
14 begin
15     a = 4'd0;
16     b = 4'd0;
17     sel = 0;
18
19     #5 a = 4'd5;
20     b = 4'd1;
21     sel = 0;
22
23     #5 a = 4'd5;
24     b = 4'd1;
25     sel = 1;
26
27     #5 a = 4'd0;
28     b = 4'd0;
29     sel = 0;
30
31     #5 a = 4'd0;
32     b = 4'd0;
33     sel = 1;
34
35     #5 a = 4'd2;
36     b = 4'd2;
37     sel = 0;
38
39     #5 a = 4'd2;
40     b = 4'd2;
41     sel = 1;
42
43     #5 a = 4'd1;
44     b = 4'd5;
45     sel = 0;
46
47     #5 a = 4'd1;
48     b = 4'd5;
49     sel = 1;
50 end
51 endmodule
```

```

1  module FA(a, b, c, sum, cout);
2
3      input a, b, c;
4      output cout, sum;
5      wire tmpAB, cANDtmpAB, aANDb;
6
7      assign tmpAB = a ^ b;
8      assign cANDtmpAB = c & tmpAB;
9      assign aANDb = a & b;
10     assign sum = tmpAB ^ c;
11     assign cout = cANDtmpAB | aANDb;
12 endmodule
13
14
15 module AddSub(a, b, sum, cout, sel);
16
17     output [3:0] sum ;
18     output cout ;
19     input [3:0] a, b;
20     input sel;
21     wire[3:0] c, tmpB;
22
23     assign tmpB[0] = ( sel == 0 ) ? b[0] : (b[0] ^ sel) ;
24     assign tmpB[1] = ( sel == 0 ) ? b[1] : (b[1] ^ sel) ;
25     assign tmpB[2] = ( sel == 0 ) ? b[2] : (b[2] ^ sel) ;
26     assign tmpB[3] = ( sel == 0 ) ? b[3] : (b[3] ^ sel) ;
27
28     FA fa0(a[0], tmpB[0], sel, sum[0], c[0]);
29     FA fa1(a[1], tmpB[1], c[0], sum[1], c[1]);
30     FA fa2(a[2], tmpB[2], c[1], sum[2], c[2]);
31     FA fa3(a[3], tmpB[3], c[2], sum[3], cout);
32
33
34 endmodule

```

2. 模擬 waveform



說明：因為是在做 unsigned 加減法，若夠減的話 cout 為 1，反之 cout 為 0，例如最後一個測試檔 $(1 - 5) = 0001 + 1010 + 1 = 1100$ ，cout = 0，代表不夠減； $(5 - 1) = 0101 + 0001 + 1 = 0111$ ，cout = 1，代表夠減。

3. 心得報告

陽彩柔：雖然每學期都會碰到 Verilog，但只要過了一個假期，幾乎就會忘掉很多，在這次的實驗中，我們花了一些時間討論並複習該怎麼打，過程中，我們還額外寫了一個轉換 2 補數的 function，但後來發現是多此一舉，還有我們在參考圖的時候並沒有直接按照圖上邏輯，而是相信自己的判斷，結果嘗試了很久還是沒成功，最後只好去看圖並照著邏輯做出來。透過這次實驗，讓我對 verilog 受熟悉及了解。

蒲品憶：因為過了一個寒假，所以 verilog 的程式寫法都忘光光了，需要重新複習，因此這次 Lab01 做的比較慢，而且一開始我們有些方向錯誤，所以繞了一很多彎路，像是 FA 我們應該要按照圖片用邏輯判斷，但是我們寫成條件判斷，所以有一些漏洞，還有加減法器只要用 sel 判斷就好，結果我們又另外寫一個 function 獨立出來把 b 轉成 2 補數，雖然沒有錯，但是多此一舉，造成程式碼重複有點累贅，所以我們之後也做修改，這次實驗讓我檢回很多記憶，非常充實。