

Sabemos que la memoria de instrucciones es el cuello de botella del sistema y por tanto el rendimiento del procesador estará únicamente limitado por el ancho de banda con dicha memoria. La memoria de instrucciones es capaz de ofrecer, para el kernel anterior, un ancho de banda sostenido de 18 GB/s. Cada instrucción del procesador Acumulador ocupa 4 bytes y cada instrucción del procesador Memoria/Memoria ocupa 8 bytes.

- b) **Justifica** cuantitativamente cuál es el procesador capaz de ejecutar el código más rápidamente y **calcula** cuál es su ganancia con respecto al más lento para el código dado (Pista: calculad cuántas iteraciones por segundo puede hacer cada procesador).

Este DSP está conectado a una memoria principal formada por 1 DIMM de memoria DDR con 8 chips de 1 byte por DIMM y cada chip contiene un único banco. La latencia de fila es de 3 ciclos, la latencia de columna es de 2 ciclos y la latencia de precarga es de 1 ciclo.


A la memoria DDR se realiza la siguiente secuencia de 3 accesos en los que se lee un bloque de 64 bytes en cada acceso: página X, página X, página Y

El sistema tiene un controlador de memoria que no cierra la página después de cada acceso. En caso de que un acceso se realice sobre una página abierta, no es necesario abrirla. Sin embargo si el acceso se realiza sobre una página distinta, tenemos que cerrar la página anterior y abrir la página que se desea acceder.

Para indicar la ocupación de los distintos recursos utilizaremos la siguiente nomenclatura:


- AC: ciclo en que se envía el comando ACTIVE
- RD: ciclo en que se envía el comando READ
- PR: ciclo en que se envía el comando PRECHARGE
- @F: ciclo en que se envía la dirección de fila
- @C: ciclo en que se envía la dirección de columna
- D: transmisión de un paquete de datos

- c) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **1 banco** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



Una mejora adicional consiste en usar chips con múltiples bancos cada uno, de forma que solo se cierra página si accedemos a una página distinta a la abierta en el mismo banco. Sabemos que las páginas X e Y se encuentran en bancos distintos.

- d) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **2 bancos** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



Después de un largo debate entre los ingenieros, la cache de datos implementada es write-through y write-no-allocate. Esta cache tiene una tasa de fallos de 0,2 tanto para lecturas como para escrituras. La tasa de fallos de la cache de instrucciones continua siendo de un 10%. Todas las instrucciones tienen un consumo base de 10nJ. Además, si acceden a cualquier cache tiene un consumo por acceso (escritura o lectura) de 30nJ. Un acceso (tanto de bloque como de palabra) a la memoria principal de datos consume 400nJ. En el código analizado, un 40% de los accesos a memoria de datos son escrituras. A este procesador lo llamaremos procesador **WT**.

e) **Calcula** la ganancia en energía por instrucción del procesador **WT** respecto al procesador **SIN**.

El procesador **WT** funciona a una frecuencia de 2GHz y tiene un CPI de 13 ciclos/instrucción.

f) **Calcula** la potencia en Watios del procesador **WT** si la frecuencia de operación es de 2GHz

Debido al impacto en el rendimiento de los accesos a memoria principal, los diseñadores quieren introducir un buffer de escrituras entre la cache de datos y la memoria principal. Este buffer funciona como una cola y va guardando **todas** las escrituras que se realizan. Una vez se escribe en el buffer, el procesador sigue ejecutando el código (no se espera a que se escriba en memoria). Cuando la memoria está libre, el buffer escribe en la memoria principal. En el caso de una lectura de la memoria principal, primero se mira si los datos están en el buffer, si no lo están, se accede -después- a la memoria principal. Para simplificar el problema asumiremos que el buffer no se llena nunca y por tanto el procesador no se bloqueará por falta de espacio en el buffer. A este procesador lo llamaremos **BUFFER**.

Sólo un 10% de las lecturas encuentran el dato en el buffer. Cada acceso al buffer (lectura o escritura) consume 50nJ.

g) **Calcula** la energía media por instrucción del procesador **BUFFER**:

h) **Calcula** la latencia máxima en ciclos del buffer para que el procesador **BUFFER** sobrepase los 165 MIPS.

Otra opción que se ha barajado para mejorar el rendimiento del sistema PC1 es añadir un RAID de discos en lugar del disco duro D. Un RAID nos permite paralelizar la Fase de Lectura, ya que en esta fase hay suficientes accesos para saturar el ancho de banda de todos los discos, además de añadir un mecanismo de tolerancia a fallos en disco. Para ello, disponemos de 6 discos iguales con ancho de banda de 200 MB/s y un sistema RAID que puede configurarse como **RAID 10** o **RAID 5**.

- d) **Describe** las principales características de cada uno de estos sistemas RAID, dibujando un esquema de cómo se distribuyen los datos y especificando el tipo de entrelazado, el porcentaje de información redundante, el número de discos que han de fallar para que el sistema deje de ser operativo, el ancho de banda **máximo** de las lecturas y el ancho de banda **máximo** de las escrituras.

NOTA: Considerad el mejor de los casos entre accesos secuenciales y aleatorios.

Decidimos configurar el sistema de discos como **RAID 5** y montarlo en el PC3. A este sistema le llamamos PC4.

- e) **Calcula** la ganancia al ejecutar el programa P en el PC4 respecto al PC1.