

[illegible][illegible]

IMPORTANTE leer atentamente antes de empezar el examen: Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.

Problema 1. (3 puntos)

Disponemos de un procesador de señal (DSP) que ejecuta el siguiente kernel (obsérvese que es un bucle infinito). **Las variables cambian de valor en cada iteración** ya que están mapeadas a diversos sensores/actuadores que las actualizan constantemente. Por ello **deben leerse y escribirse en cada iteración**.

```
while (true) {
    A=(F+B*C) - (D*E) ;
}
```

Las dos alternativas de las que disponemos son un procesador de tipo Acumulador y otro de tipo Memoria/Memoria. La descripción del ISA de ambos procesadores es la siguiente:

		Acumulador		Memoria / Memoria	
Tipo ins.	Opcodes	Ejemplo	Operación	Ejemplo	Operación
Aritmética	add, mul, sub, div	sub A	ACC=ACC-A	sub A, B, C	C=A-B
Memoria	load,store	load A	ACC=A	--	--
Salto	br	br Loop	PC=PC+despl	br Loop	PC=PC+despl

El siguiente código muestra la traducción a ensamblador del procesador Memoria/Memoria del kernel anterior. NO es posible optimizar el código haciendo loads/stores fuera del bucle dado que los datos son distintos en cada iteración.

<pre> Loop: mul D,E,r1 mul B,C,r2 add F,r2,r2 sub r2,r1,A br Loop </pre>	Instrucciones dinámicas/iteración: 5
--	--------------------------------------

- a) **Traduce** el bucle a ensamblador del procesador Acumulador usando el menor número de instrucciones posible. Podéis usar variables temporales tmp1, tmp2, ... si lo necesitáis. Escribid cuantas instrucciones dinámicas se ejecutan en cada iteración del bucle.

```
Loop:                                     Instrucciones dinámicas/iteración: 9
    load D
    mul E
    store tmp1
    load B
    mul C
    add F
    sub tmp1
    store A
    br Loop
```

Sabemos que la memoria de instrucciones es el cuello de botella del sistema y por tanto el rendimiento del procesador estará únicamente limitado por el ancho de banda con dicha memoria. La memoria de instrucciones es capaz de ofrecer, para el kernel anterior, un ancho de banda sostenido de 18 GB/s. Cada instrucción del procesador Acumulador ocupa 4 bytes y cada instrucción del procesador Memoria/Memoria ocupa 8 bytes.

- b) **Justifica** cuantitativamente cuál es el procesador capaz de ejecutar el código más rápidamente y **calcula** cuál es su ganancia con respecto al más lento para el código dado (Pista: calculad cuántas iteraciones por segundo puede hacer cada procesador).

Acumulador: es capaz de realizar $18 \text{E}9 \text{ bytes/s} / 36 \text{ bytes/iter} = 500 \text{E}6 \text{ iter/s}$

Mem/Mem : $18 \text{E}9 \text{ bytes/s} / 40 \text{ bytes/iter} = 450 \text{E}6 \text{ iter/s}$

El procesador acumulador será más rápido y su ganancia será de:

$S = 500 \text{E}6 / 450 \text{E}6 = 1,11$ con respecto al Mem/Mem.

Este DSP está conectado a una memoria principal formada por 1 DIMM de memoria DDR con 8 chips de 1 byte por DIMM y cada chip contiene un único banco. La latencia de fila es de 3 ciclos, la latencia de columna es de 2 ciclos y la latencia de precarga es de 1 ciclo.


A la memoria DDR se realiza la siguiente secuencia de 3 accesos en los que se lee un bloque de 64 bytes en cada acceso: página X, página X, página Y

El sistema tiene un controlador de memoria que no cierra la página después de cada acceso. En caso de que un acceso se realice sobre una página abierta, no es necesario abrirla. Sin embargo si el acceso se realiza sobre una página distinta, tenemos que cerrar la página anterior y abrir la página que se desea acceder.

Para indicar la ocupación de los distintos recursos utilizaremos la siguiente nomenclatura:


- AC: ciclo en que se envía el comando ACTIVE
- RD: ciclo en que se envía el comando READ
- PR: ciclo en que se envía el comando PRECHARGE
- @F: ciclo en que se envía la dirección de fila
- @C: ciclo en que se envía la dirección de columna
- D: transmisión de un paquete de datos

- c) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **1 banco** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



Una mejora adicional consiste en usar chips con múltiples bancos cada uno, de forma que solo se cierra página si accedemos a una página distinta a la abierta en el mismo banco. Sabemos que las páginas X e Y se encuentran en bancos distintos.

- d) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **2 bancos** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



[illegible][illegible]

Problema 2. (3,5 puntos)

Tenemos un procesador conectado directamente a la memoria principal para los datos y las instrucciones, que llamaremos procesador **SIN**. En media, las instrucciones tienen un CPI de 181 ciclos/instr (incluyendo tanto el acceso a la memoria de instrucciones como la de datos). En este procesador, ejecutamos un código que tiene un 10% de las instrucciones que realizan 1 acceso a memoria de datos y un 20% de las instrucciones que realizan 2 accesos a la memoria de datos. Todas las instrucciones acceden a la memoria de instrucciones.

a) **Calcula** cuántos accesos a memoria por instrucción realiza el procesador **SIN** en media.

N = Número instrucciones

$$\text{Núm accesos} = \text{Núm_accesos_inst} + \text{Núm_accesos_datos} = 1 \cdot N + 0,1 \cdot 1 \cdot N + 0,2 \cdot 2 \cdot N$$

Accesos/Inst= $1,5 \cdot N / N = 1,5$

El CPI del procesador si la memoria fuera ideal (1 ciclo de acceso siempre), es de 1 ciclo, a este procesador lo llamaremos **IDEAL**.

b) **Calcula** la penalización por acceso a memoria del procesador **SIN** respecto al **IDEAL**.

$$\text{CPI} = 181 = 1 + 1,5 * \text{Pmem}$$

Pmem=120

Los ingenieros de computadores han decidido introducir una nueva versión de la memoria principal, una cache de instrucciones y una cache de datos. La latencia de acceso a las caches es de 1 ciclo. Si todos los accesos que realiza una instrucción son acierto en cache, esta se ejecuta con un CPI de 1 como en el procesador **IDEAL**, por lo que el CPI ideal (siempre acertamos en la cache) es de 1 ciclo. El tiempo de penalización en caso de fallo es de 60 ciclos para ambas caches. La tasa de fallos de la cache de instrucciones es de un 10%. A este procesador lo llamaremos procesador **CON**. Para simplificar el problema, asumir que en el procesador **CON** todos los accesos a datos son lecturas.

c) **Calcula** el CPI del procesador **CON** en función de la tasa de fallos de la cache de datos (t_f):

$$CPI_{con} = 1 + tf_inst * 60 + accesos_datos / inst * tf_datos * 60$$

$$CPI_{con} = 1 + 0.1 \cdot 60 + 0.5 \cdot t_f \cdot 60 = 7 + 30 \cdot t_f$$

Como tenemos varios diseños de cache de datos con distintas tasas de fallos (t_f), debemos escoger el diseño que nos de el rendimiento deseado. En nuestro caso queremos que este código se ejecute 10 veces más rápido en el procesador **CON** que en el procesador **SIN**. Asumir que ambos funcionan a la misma frecuencia.

d) **Calcula** la mayor tasa de fallos posible de la cache datos para que el código se ejecute 10 veces más rápido en el procesador **CON** respecto al procesador **SIN**:

$$T_{sin} = N * CPl_{sin} * T_c \quad ; \quad T_{con} = N * CPl_{con} * T_c$$

$$T_{sin}/T_{con}=10=CPI_{sin}/CPI_{con}$$

$$10 = 181 / (7 + 30 \cdot t_f) \Rightarrow t_f = 0.37$$

Después de un largo debate entre los ingenieros, la cache de datos implementada es write-through y write-no-allocate. Esta cache tiene una tasa de fallos de 0,2 tanto para lecturas como para escrituras. La tasa de fallos de la cache de instrucciones continua siendo de un 10%. Todas las instrucciones tienen un consumo base de 10nJ. Además, si acceden a cualquier cache tiene un consumo por acceso (escritura o lectura) de 30nJ. Un acceso (tanto de bloque como de palabra) a la memoria principal de datos consume 400nJ. En el código analizado, un 40% de los accesos a memoria de datos son escrituras. A este procesador lo llamaremos procesador **WT**.

e) **Calcula** la ganancia en energía por instrucción del procesador **WT** respecto al procesador **SIN**.

$$E_{sin} = E_{base} + \text{accesos}/\text{inst} * 400 = 10 + 1,5 * 400 = 10 + 600 = 610 \text{ nJ}$$

$$E_{wt} = E_{base} + E_{cache} - (\text{inst} + \text{datos}) + E_{inst-mem} + E_{datos-lecturas-mem} + E_{datos-escrituras-mem} =$$

$$E_{wt} = E_{base} + \text{accesos}/\text{inst} * E_{cache} + \text{accesos}_{inst}/\text{inst} * E_{mem} + \text{accesos}_{datos}/\text{inst} * \text{lecturas}/\text{accesos}_{datos} * \text{tfallo} * E_{mem} + \text{accesos}_{datos}/\text{inst} * \text{escrituras}/\text{accesos}_{datos} * E_{mem} =$$

$$= 10 + 1,5 * 30 + 0,1 * 400 + 0,5 * 0,6 * 0,2 * 400 + 0,5 * 0,4 * 400 = 10 + 45 + 40 + 24 + 80 = 199 \text{ nJ}$$

$$E_{sin}/E_{wt} = 610/199 = 3,06x$$

El procesador **WT** funciona a una frecuencia de 2GHz y tiene un CPI de 13 ciclos/instrucción.

f) **Calcula** la potencia en Watios del procesador **WT** si la frecuencia de operación es de 2GHz

$$N = \text{Numero de instrucciones}$$

$$T_c = 1/f = 0,5 \text{ ns}$$

$$P = E/T = (E_{wt} * N) / (N * \text{CPI}_{wt} * T_c) = E_{wt} / (\text{CPI}_{wt} * T_c)$$

$$P = 199 * 10^{-9} / (13 * 0,5 * 10^{-9}) = 30,62 \text{ W}$$

Debido al impacto en el rendimiento de los accesos a memoria principal, los diseñadores quieren introducir un buffer de escrituras entre la cache de datos y la memoria principal. Este buffer funciona como una cola y va guardando **todas** las escrituras que se realizan. Una vez se escribe en el buffer, el procesador sigue ejecutando el código (no se espera a que se escriba en memoria). Cuando la memoria está libre, el buffer escribe en la memoria principal. En el caso de una lectura de la memoria principal, primero se mira si los datos están en el buffer, si no lo están, se accede -después- a la memoria principal. Para simplificar el problema asumiremos que el buffer no se llena nunca y por tanto el procesador no se bloqueará por falta de espacio en el buffer. A este procesador lo llamaremos **BUFFER**.

Sólo un 10% de las lecturas encuentran el dato en el buffer. Cada acceso al buffer (lectura o escritura) consume 50nJ.

g) **Calcula** la energía media por instrucción del procesador **BUFFER**:

$$E_{wt} = E_{base} + E_{cache} - (\text{inst} + \text{datos}) + E_{inst-mem} + E_{datos-lecturas-buffer} + E_{datos-lecturas-mem} + E_{datos-escrituras-buffer-i-mem} =$$

$$E_{buffer} = E_{base} + \text{accesos}/\text{inst} * E_{cache} + \text{accesos}_{inst}/\text{inst} * E_{mem} + \text{accesos}_{datos}/\text{inst} * \text{lecturas}/\text{accesos}_{datos} * \text{tfallo} * E_{buffer} + \text{accesos}_{datos}/\text{inst} * \text{lecturas}/\text{accesos}_{datos} * \text{fallo}_{lectura_buffer}/\text{escrituras} * E_{mem} + \text{accesos}_{datos}/\text{inst} * \text{escrituras}/\text{accesos}_{datos} * (E_{buffer} + E_{mem}) =$$

$$= 10 + 1,5 * 30 + 0,1 * 400 + 0,5 * 0,6 * 0,2 * 50 + 0,5 * 0,6 * 0,2 * 0,9 * 400 + 0,5 * 0,4 * (50 + 400) =$$

$$= 209,6 \text{ nJ}$$

h) **Calcula** la latencia máxima en ciclos del buffer para que el procesador **BUFFER** sobrepase los 165 MIPS.

$$L_{mem} = 60 \text{ (latencia memoria)}$$

$$L_{buffer} = \text{(latencia buffer)}$$

$$\text{CPI}_{buf} = \text{CPI}_{base} + P_{inst-mem} + P_{datos-lecturas-buffer} + P_{datos-lecturas-mem} + P_{datos-escrituras-buffer} =$$

$$\text{CPI}_{buf} = \text{CPI}_{base} + \text{tfallo}_{inst} * L_{mem} + \text{accesos}_{datos}/\text{inst} * \text{lecturas}/\text{accesos}_{datos} * \text{tfallo}_{cache} * L_{buffer} + \text{accesos}_{datos}/\text{inst} * \text{lecturas}/\text{accesos}_{datos} * \text{tfallo}_{cache} * \text{fallo}_{buffer} * L_{mem} + \text{accesos}_{datos}/\text{inst} * \text{escrituras}/\text{accesos}_{datos} * L_{buffer} = 1 + 0,1 * 60 + 0,5 * 0,6 * 0,2 * \text{lat} + 0,5 * 0,6 * 0,2 * 0,9 * 60 + 0,5 * 0,4 * \text{lat} = 10,24 + 0,26 * \text{lat}$$

$$\text{MIPS} = 1/(\text{CPI} * T_c) = 165 * 10^6 = 1/(\text{CPI} * 0,5 * 10^{-9}) \Rightarrow \text{CPI} \leq 12,12 \Rightarrow \text{lat} = 7$$

Otra opción que se ha barajado para mejorar el rendimiento del sistema PC1 es añadir un RAID de discos en lugar del disco duro D. Un RAID nos permite paralelizar la Fase de Lectura, ya que en esta fase hay suficientes accesos para saturar el ancho de banda de todos los discos, además de añadir un mecanismo de tolerancia a fallos en disco. Para ello, disponemos de 6 discos iguales con ancho de banda de 200 MB/s y un sistema RAID que puede configurarse como **RAID 10** o **RAID 5**.

- d) **Describe** las principales características de cada uno de estos sistemas RAID, dibujando un esquema de cómo se distribuyen los datos y especificando el tipo de entrelazado, el porcentaje de información redundante, el número de discos que han de fallar para que el sistema deje de ser operativo, el ancho de banda **máximo** de las lecturas y el ancho de banda **máximo** de las escrituras.

NOTA: Considerad el mejor de los casos entre accesos secuenciales y aleatorios.

RAID 10:

Entrelazado a nivel de tira. El 50% de la información es redundante. Es fiable ante el fallo de un disco cualquiera, pero podrían fallar hasta tres discos si están en mirrors distintos. El ancho de banda máximo de lecturas es el de leer de los 6 discos ($6 \times 200 \text{ MB/s} = 1,2 \text{ GB/s}$), mientras que el de las escrituras es sólo la mitad porque se ha de escribir en cada disco y en su mirror (600 MB/s).

RAID 5:

Entrelazado a nivel de tira. Tiene la paridad distribuida entre todos los discos, de forma que en total 1/6 de la información es redundante. Es fiable ante el fallo de un disco cualquiera. El ancho de banda máximo de lecturas es el de leer de los 6 discos ($6 \times 200 \text{ MB/s} = 1,2 \text{ GB/s}$). En el mejor caso, el ancho de banda de las escrituras sería el de escribir en 5 discos (en el sexto se escribiría la paridad de los otros 5), y por lo tanto $5 \times 200 \text{ MB/s} = 1 \text{ GB/s}$.

Decidimos configurar el sistema de discos como **RAID 5** y montarlo en el PC3. A este sistema le llamamos PC4.

- e) **Calcula** la ganancia al ejecutar el programa P en el PC4 respecto al PC1.

$$\begin{aligned} T_{\text{lectura_PC4}} &= 300 \text{ GB} / 1,2 \text{ GB/s} = 250 \text{ s} \\ T_{\text{PC4}} &= T_{\text{lectura_PC4}} + T_{\text{cálculo_PC3}} = 250 + 4000 = 4250 \text{ s} \\ G &= 16500 / 4250 = 3,88 \end{aligned}$$