COGNOMS:																				
COGINOIVIS.																				
NOM:																				
IMPORTANTE lee examen. Escriba u tachones ni borro único cuadro en b	n solo cai nes y que	rácter po cada ca	or recua rácter o	adro, e quede	en ma enma	yúscı arcad	ulas y o der	lo n	nás de s	clar su re	ame ecua	nte dro	posi sin l	ible. Iega	Es i r a t	mpo :ocar	rtar Ios	nte d bor	que i des.	no haya Use un
<b>Problema 1.</b> (2,5	5 puntos)																			
Hemos simulado l memoria tardan 1 que el programa s 500x10 <sup>6</sup> son fallos	a ejecucio ciclo sear e ejecuta	ón de ur nacierto en 12,5:	s o fallo <10 <sup>9</sup> cio	s (der dos, ej	nomin ecuta	arem 5x10	os <b>C</b> l	PU <sub>ID</sub>	EAL	a es	ta co	mbi	nac	ión s	simu	ılada	) y ł	nem	os o	btenido
a) <b>Calcula</b> el CF <b>CPU<sub>IDEAL</sub></b> y e				-			la ta	sa de	e fa	llos,	el ti	emp	oo d	e ej	ecu	ción (	del	pro	gran	na en la
CPI =																				
Accesos por instru	ıcción =																			
Tasa de fallos =																				
Tiempo ejecución	=																			
Tiempo medio en	tre accesc	os =																		
Queremos integra segmentada y su t procesador, por lo pequeña penalizada hay una penalizac	ciempo de o que al a ción respe	acceso cceder a ecto a la	es de 0 cache <b>CPU<sub>IDE</sub></b>	,9 ns. ( , el pr <sub>AL</sub> (inc	Obsér ocesa	vese ador s	que e se blo	el tie oque	emp ea d	o de urar	acc nte u	eso inos	es n cicl	nayo	or qu y po	ue el r tan	tier ito	npo se p	de d rodi	ciclo de uce una
b) <b>Calcula</b> los ci	iclos de pe	enalizaci	ón en d	aso d	e acie	rto.														
Ciclos penalizació	n acierto :	=																		
NOTA: Para evita apartado anterior por acierto es 1 y,	, a partir ( por lo ta	de aquí, nto, los (	supono ciclos d	dremo e pen	s que alizac	la re ión p	spue or fal	sta c lo (t	orro	ecta les s	al e obre	jerci la <b>(</b>	icio C <b>PU</b>	ante I <b>DEA</b> I	erior L) so	: cicl	os (			
c) Calcula el tie	mpo ae e	gecucion	cuand	o ejec	utam	os ei	prog	rama	а со	n ia	cacr	ie u	nitic	ada	•					

Nuestra CPU es capaz de continuar ejecutando instrucciones mientras se accede la a cache, sin embargo en el apartado c) bloqueamos la CPU en cada acceso para evitar lanzar un segundo acceso a la cache antes de que acabe el acceso anterior. Una posible mejora, que denominaremos control de bloqueos de cache, consiste en no bloquear la CPU en cada acceso, sino solamente si se inicia un acceso antes de que el anterior haya terminado. La CPU no soporta loads no bloqueantes, por lo que en caso de fallo siempre bloquearemos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos de penalización adicional). Sabemos que la probabilidad de realizar un acceso es la misma en todos los ciclos y es independiente de lo sucedido en ciclos anteriores. Durante los ciclos que no está bloqueada, la CPU se comporta exactamente igual que en el caso ideal por lo que el número medio de ciclos entre dos accesos será el mismo.

d) <b>Calcula</b> la probabilidad de acced la cache esté ocupada.	er a memoria en un ciclo determinado y la probabilidad de que al realizar un acceso
Probabilidad acceso en 1 ciclo =	
Probabilidad de un acceso con cache ocupada =	
	de errores entre apartados, independientemente de la respuesta correcta del pondremos que la respuesta correcta al ejercicio anterior: <b>probabilidad de acceso</b>
aunque otro este ocupado. Si organiz de bloqueos de banco, consiste en l nuestro caso, sabemos que en cada a es independiente de los accesos ante que en caso de fallo siempre bloquea de penalización adicional).	el acceso a cada banco es independiente, por lo que es posible acceder a un banco amos nuestra cache en 4 bancos, una posible mejora, que denominaremos control bloquear la CPU solamente en caso de que accedamos a un banco ocupado. En acceso la probabilidad de acceder a cualquiera de los 4 bancos es la misma, y que eriores. Como en el caso anterior, la CPU no soporta loads no bloqueantes, por lo aremos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos
f) Calcula la probabilidad de que a	al realizar un acceso el banco accedido esté ocupado.

COGNOMS:														
NOM:								]						

## Problema 2. (2.5 puntos)


Una **CPU** está conectada a una cache de instrucciones (\$I) y una cache de datos (\$D). El conjunto formado por **CPU+\$I+\$D** esta conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR**-SDRAM (**Double Data Rate** Synchronous DRAM) de 1 byte de ancho cada uno. La DDR-SDRAM tiene 2 bancos. El DIMM esta configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 3 ciclos, la latencia de columna de 4 ciclos y la latencia de precarga de 2 ciclos. Es posible que el conjunto **CPU+\$I+\$D** solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en **\$I** y en **\$D**). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que los bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda.

La siguiente tabla muestra en qué banco y qué página de DRAM (fila) se encuentran los bloques etiquetados con las letras A B C D.


Bloque	Α	В	С	D
Banco	0	0	1	1
Página	10	10	10	25

Rellena los siguientes cronogramas para la lectura de varios bloques de 64 bytes en función de la ubicación de los bloques involucrados de forma que se minimice el tiempo total. Indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta previamente.


a) Rellena el siguiente cronograma para la lectura de los bloques A y B.




b) Rellena el siguiente cronograma para la lectura de los bloques A y C.



c) Rellena el siguiente cronograma para la lectura de los bloques A y D.



d) Rellena el siguiente cronograma para la lectura de los bloques C y D



Con un simulador hemos simulado una versión ideal de dicha CPU en que cada acceso a memoria tarda 1 ciclo. Para una aplicación A hemos obtenido los siguientes datos:  $2x10^9$  instrucciones ejecutadas,  $1x10^9$  accesos a datos,  $CPI_{ideal} = 2 c/i$ .

A la implementación real de dicha CPU la llamaremos procesador P. En el procesador P la cache de datos (**\$D**) es 2 asociativa e incorpora un predictor de vía. Al ejecutar la aplicación A, el predictor de vía tiene una tasa de aciertos del 76% y la cache de datos tiene una tasa de fallos del 4%. En caso de que el predictor acierte la vía no hay penalización respecto al procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización, y finalmente, si es fallo de predictor y también de cache, la penalización es de 25 ciclos. Respecto a la cache de instrucciones, apenas se producen fallos por lo que se puede considerar que se comporta igual que en la CPU ideal.

e	Calcula en cuantos ciclos se ejecuta la aplicación A en el procesador P.
la ur	ueremos saber la energía de conmutación consumida por los accesos a datos del procesador P. Ignoraremos por tanto potencia disipada por fugas así como la potencia de conmutación del procesador, y también la del predictor, que tiene n impacto despreciable. Sabemos que cada vez que se accede una vía de la cache de datos se consumen 5 n. anojoules) y cada vez que hay un fallo en la cache de datos se consumen 50 nJ adicionales.
f)	Calcula la energía consumida por los accesos a datos del procesador P al ejecutar la aplicación A

COG	NOMS:																								
	NOM:																								
Prob	olema 3	<b>3.</b> (2.	5 pun	tos)																					
1000 pron que : que	emos ur sector nedio ( <i>la</i> se tarda forman	es po atenc a en d un s	or pist y) sien lar me ector	a. El npre dia v	tier es e uelt	mpo I mis :a. El	medio mo, ir ancho	o de Idepe o de l	búsc endie pand	queda enten la de	a del nente trans	disc e de sfere	o (s dón ncia	de de	ek) e esté el di	s de site sco	e 1 uad es c	ms. o el de 1	El t cabe 50M	iem ezal y IByte	po / co es/s	de p incio s. De	osio de co tod	cionan on el ti os los	niento empo bytes
infor a)	mación <b>Calcul</b> a	el ti	empo																		de	rota	aciói	n del d	isco y
	de la d	ensid	ad de	la pi	sta.	Asun	nir qu	e el c	abez	zal ya	está	situ	ado	al	prin	cipi	o de	el se	ctor	•					
b)	Calcula																	que	está	alm	ace	nado	o en	50 se	ctores
					,	,																			
c)	Calcula	el ta	ımaño	de u	ın se	ector	(byte	s de d	dato	s + by	tes o	de co	ntro	ol).	i .										

MTTF\_grupo con los datos proporcionados.

Disponemos de 60 discos físicos con capacidad de 1 TByte por disco y queremos montar con ellos un disco lógico con la configuración RAID50 con 6 grupos de 10 discos en cada grupo:

(naid o)
Grupo_1 (Raid 5) Grupo_6 (Raid 5)
d) <b>Calcula</b> la cantidad de información útil que puede almacenar este sistema RAID50. <b>Calcula</b> el porcentaje o información redundante que hay en este sistema RAID50.
Cada disco tiene un tiempo medio entre fallos (MTTF_disco) de 100.000 horas y el tiempo de recuperar la informació en caso de tener que reemplazar un disco (MTTR) es de 10 horas. El tiempo medio entre fallos para un sistema mul
RAID como RAID50 (MTTF_RAID50) coincide con el tiempo medio entre fallos de uno de sus grupos (MTTF_grup dividido por el número de grupos (G). El cálculo del MTTF_RAID50 se hará en base al cálculo de MTTF_grupo:
MTTF_grupo  MTTF_grupo
G
e) Escribe la expresión general del tiempo medio entre fallos de un grupo de discos (MTTF_grupo) para

organización RAID50 suponiendo que los discos son el único componente que puede fallar. Calcula el valor de

															_											_
NOM:																										
oblema (	<b>4.</b> (2	.5 p	oui	ntos	()																					
nemos qu	ıe im	ple	me	enta	r un	serv	idoı	de	oági	nas	web	usan	do al	guno	S C	de lo	s sig	uien <sup>.</sup>	tes co	om	pone	entes	<b>:</b> :			
Procesac				•						•		•														
Procesaci instrucci program	ón d					-															-				-	
Discos d	uros	de	5T	В, сс	n u	n an	cho	de b	and	a de	200	МВу	tes/s	por	dis	со у	un c	onsi	ımo	de	10W	por	disc	o.		
kernel de	l pro	grai	ma	a ej	ecu	tar e	n el	serv	idor	tier	ne 3	fases	dife	enci	ad	as:										
Fase sec	uend	cial.	Eje	ecut	a 1,2	2x10	9 ins	struc	cion	es d	linár	nicas	en e	RISC	<u>.</u>											
Fase par se ejecu SIMD. Es	tan e	en e	ΙR	ISC 2	2,4x	10 <sup>9</sup> i	nstr	ucci	ones	5 y se	e rea	lizan	5x10	<sup>9</sup> ope	era	acior	ies d									
Fase de cantidad son lectu	Entra I de i	ada, nstr	/sa uc	llida ccion	La v es q	eloc	idad	l de	esta	fase	e est	á sier	npre	limit	ad	la po	r el i									•
amado SF	R) qu	ie d	lisp	one	de	un	solo	pro	ces	ador	RIS	Суι	ın úı	nico	dis	co.	Una	inst	ancia	d	el pr					
imado SF ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SF ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SR ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SF ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SF ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SR ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
amado SR ecutarse.	R) qu La fa	ie d ise 1	lisp L ta	oone arda	de el 2	un 0% c	solo le di	pro cho	ces tien	ador ipo,	RIS la fa	Cyı ıse 2	ın úı el 60	nico % y la	dis a fa	sco. ase 3	Una 3 el 2	inst 0% r	ancia estar	d nte	el pr	ogra				
imado SR ecutarse. Calcula	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				
imado SR ecutarse. Calcula	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				
amado SR ecutarse. Calcula	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				
amado SR ecutarse. Calcula	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				
	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				
amado SR ecutarse. Calcula	R) qu La fa a el I	PC (	lisp L ta ins	oone arda strud	e de el 2 ccior	un 0% c	solc le di or c	prccho iclo)	en (	ador npo, el SR	RIS la fa	Cytse 2 (las la	in úi	nico % y la 1, la	dis a fa	sco. ase 3	Una 3 el 2 y de	inst 0% r todo	ancia estar el pi	d nte	el pr	ogra				

c) Calcula el máximo speed-up que podría conseguirse al ejecutar el programa con el MPSR en vez de en el SR.

Medimos el IvPC (instrucciones del VLIW, Iv, por ciclo) y obtenemos una medida para la fase 1 de 0,5 IvPC y para la fase 2 una media de 1 IvPC. Calcula el tiempo de cada una de las tres fases del programa en el VLIW con un único disco (a esta configuración la llamaremos SV). El sistema de disco solo consume energía durante la fase 3 (los discos están apagados durante las fases 1 y 2). Sin embargo, al menos un procesador debe estar encendido durante todas las fases (incluida la fase 3). Calcula la ganancia en energía al ejecutar una instancia del programa en el SV respecto el SR. Da el resultado en porcentaje. Decidimos evaluar la posibilidad de implementar dos sistemas multiprocesador, uno con procesadores RISC y otro con procesadores VLIW, ambos usando un RAID 01 de 10 discos. Por razones de coste, tenemos un límite de consumo instantáneo de 160 W. En cada fase se pueden apagar los componentes que no se usen, a excepción de 1 procesador que tiene que estar siempre encendido. Calcula el número máximo de componentes del sistema multiprocesador en cada alternativa y la potencia media consumida en cada caso.