ROM OUT (binària i hexa)



• Implementem les x amb '0'

@ROM	Bnz	Bz	WrMem	RdIn	WrOut	WrD	Ldlr	Byte	R@/Pc	Alu/R@	Pc/Rx	Ry/N	P/I/L/A1	P/I/L/A0	0P1	OP0	MxN1	M×N0	MxF	F2	E	F0	Mx@D1	Mx@D0			
0	1	1	0	0	0	0	1	0	0	1	1	0	Х	Х	0	0	1	1	1	1	0	0	Х	Х	F	0xC260F0	
1	0	0	0	0	0	0	0	х	Х	Х	1	0	Х	Х	0	0	1	0	1	1	0	0	х	х	D	0x0020B0	
2	0	0	0	0	0	1	Х	х	х	Х	0	1	0	0	0	0	х	х	0	х	Х	Х	0	0	Al	0x041000	
3	0	0	0	0	0	1	х	х	х	Х	0	1	0	0	0	1	х	х	0	х	Х	х	0	0	Cmp	0x041100	
4	0	0	0	0	0	1	х	х	х	Х	0	0	0	0	0	0	0	0	1	1	0	0	0	1	Addi	0x040031	
5	0	0	0	0	0	0	0	Х	Х	Х	0	0	Х	Х	0	0	0	0	1	1	0	0	Х	х	Addr	0x000030	
6	0	0	0	0	0	1	х	0	1	Х	Х	Х	0	1	х	Х	х	Х	Х	х	Х	Х	0	1	Ld	0x048401	
7	0	0	1	0	0	0	х	0	1	Х	Х	х	х	х	х	х	х	х	х	х	Х	х	х	х	St	0x208000	
8	0	0	0	0	0	1	х	1	1	Х	Х	х	0	1	х	х	х	х	х	х	Х	х	0	1	Ldb	0x058401	
9	0	0	1	0	0	0	х	1	1	Х	Х	х	х	х	х	х	х	х	х	х	х	х	х	х	Stb	0x218000	
10	1	1	0	0	0	1	Х	Х	Х	1	0	Х	1	1	1	0	х	Х	1	0	1	1	0	1	Jalr	0xC44E2D	
11	0	1	0	0	0	0	х	х	х	0	0	х	х	х	1	0	х	х	1	0	0	0	х	х	Bz	0x400220	
12	1	0	0	0	0	0	х	х	х	0	0	х	х	х	1	0	х	х	1	0	0	0	х	х	Bnz	0x800220	
13	0	0	0	0	0	1	х	х	Х	Х	Х	0	0	0	1	0	0	1	1	0	0	1	1	0	Movi	0x040266	
14	0	0	0	0	0	1	х	х	х	Х	0	0	0	0	1	0	0	1	1	0	1	0	1	0	Movhi	0x04026A	
15	0	0	0	1	0	1	х	х	х	Х	Х	х	1	0	х	х	х	х	х	х	Х	х	1	0	In	0x140802	
16	0	0	0	0	1	0	х	х	х	х	х	х	х	х	х	х	х	х	х	х	х	х	х	х	Out	0x080000	
1731	0	0	0	0	0	0	х	х	х	х	х	Х	х	х	Х	х	х	х	х	х	Х	Х	х	х	Nop	0x000000	

E	stado	Acciones	Palabra de control compactada										
0	F	Búsqueda de la Instr.:											
		IR ← Mem _w [PC] //	R@/Pc=0, Byte=0, LdIr=1,										
		Incremento del PC: PC ← PC + 2	Pc/Rx=1, N=0x0002, Ry/N=0, OP=00, F=100, Alu/R@=1, LdPc=1.										
1	D	Decodificación.	La decodificación no requiere ninguna acción en la UPG por lo que se usa la UPG en este ciclo para adelantar trabajo que pueda ser útil.										
		Calculo @ salto tomado: R@ ← PC + SE(N8)*2 //	Este cálculo solo será util si la instrucción es BZ o BNZ. N=SE(IR<70>)*2, Pc/Rx=1, Ry/N=0, OP=00, F=100.										
		Lectura de registros. (RX ← Ra) // (RY ← Rb)	Estas acciones se realizan sin tener que especificar nada en la pala- bra de control ya que RX y RY no tienen señal de permiso de escri- tura y @A y @B se generan directamente de los campos de bits del registro de instrucción IR<119> e IR<86>, respectivamente, en ca ciclo del grafo. Por ello las especificamos aquí entre paréntesis y ya no las especificaremos de ninguna forma en el resto de nodos.										
2	Al	Rd ← RX AI RY	Pc/Rx=0, Ry/N=1, OP=00, F=IR<20>, P/I/L/A=00, WrD=1, @D=IR<53>.										
3	Cmp	Rd ← RX Cmp RY	Pc/Rx=0, Ry/N=1, OP=01, F=IR<20>, P/I/L/A=00, WrD=1, @D=IR<53>.										
4	Addi	Rd ← RX + SE(N6)	N=SE(IR<50>), Pc/Rx=0, Ry/N=0, OP=00, F=100, P/I/L/A=00, WrD=1, @D=IR<86>.										
5	Addr	R@ ← RX + SE(N6)	N=SE(IR<50>), Pc/Rx=0, Ry/N=0, OP=00, F=100.										
6	Ld	Rd ← Mem _w [R@]	R@/Pc=1, Byte=0, P/I/L/A=01, WrD=1, @D=IR<86>.										
7	St	Mem _w [R@] ← RY	R@/Pc=1, Byte=0, Wr-Mem=1.										
8	Ldb	Rd ← Mem _b [R@]	R@/Pc=1, Byte=1, P/I/L/A=01, WrD=1, @D=IR<86>.										
9	Stb	Mem _b [R@] ← RY<70>	R@/Pc=1, Byte=1, Wr-Mem=1.										
10	Jair	PC ← RX&(~1) // Rd ← PC	Pc/Rx=0, OP=10, F=011, Alu/R@=1, LdPc=1, P/l/L/A=11, WrD=1, @D=IR<86>.										
11	Bz	if (RX == 0) PC ← R@	Pc/Rx=0, OP=10, F=000, Alu/R@=0, LdPc=z.										
12	Bnz	if (RX != 0) PC ← R@	Pc/Rx=0, OP=10, F=000, Alu/R@=0, LdPc=!z.										
13	Movi	Rd ← SE(N8)	N=SE(IR<70>), Ry/N=0, OP=10, F=001, P/I/L/A=00, WrD=1, @D=IR<119>.										
14	Movhi	Rd ← (N*(2^8)) RX<70>	N=SE(IR<70>), Pc/Rx=0, Ry/N=0, OP=10, F=010, P/I/L/A=00, WrD=1, @D=IR<119>.										
15	In	Rd ← Input[N8]	ADDR-IO=IR<70>, Rd-In=1, P/I/L/A=10, WrD=1, @D=IR<119>										
16	Out	Output[N8] ← RX	ADDR-IO=IR<70>, Wr-Out=1.										
17	Nop												
31	Nop												

Fig. 13.4 Palabra de Control compacta para cada nodo del grafo de estados de la UC que implementa las fases de ejecución de cada instrucción.

		Palabra de Control de 33 bits																			
Mnemotécnicos		@A			@B			0	OP		F			@D			WrD	N (hexa			
ADD R6, R3, R5	0	1	1	1	0	1	1	0	0	1	0	0	0	1	1	0	1	X	X	X	X
CMPLEU R3, R1, R5	0	0	1	1	0	1	1	0	1	1	0	1	0	0	1	1	1	X	X	X	X
ADDI R7, R1, -1	0	0	1	x	X	X	0	0	0	1	0	0	0	1	1	1	1	F	F	F	F
ANDI R2, R3, 0XFF00	0	1	1	x	X	X	0	0	0	0	0	0	0	0	1	0	1	F	F	0	0
NOT R4, R2	0	1	0	х	Х	X	x	0	0	0	1	1	0	1	0	0	1	X	X	Х	X
MOVE R1, R5	1	0	1	х	Х	х	x	1	0	0	0	0	0	0	0	1	1	Х	Х	Х	Х
MOVEI R3, 0XFA02	х	X	х	х	X	х	0	1	0	0	0	1	0	0	1	1	1	F	Α	0	2
IN R2	х	X	х	х	Х	х	x	х	х	х	X	х	1	0	1	0	1	Х	Х	Х	Х
OUT R4	1	0	0	х	Х	Х	x	х	х	х	X	х	х	х	X	X	0	Х	Х	Х	Х
ANDI -, R3, 0x8000	0	1	1	x	X	X	0	0	0	0	0	0	X	X	X	X	0	8	0	0	0
NOP	х	X	X	x	Х	X	X	х	X	х	X	X	х	X	X	X	0	X	X	X	X
IN R2 // OUT R4	1	0	0	x	Х	X	X	х	X	х	X	X	1	0	1	0	1	X	X	X	X

Fig. 8.9 Ejemplos de acciones que se pueden hacer en la UP en un ciclo y las palabras de control de 33 bits asociadas a cada acción

@A y @B son XXX cuando es un IN o un MOVEI

Rb/N és X → cuando el registro @B es XXX

Rb/N és 0→ cuando el registro N se està utilizando (ADDI, MOVI)

Rb/N és 1→ cuando se **utilizan todos los registros**.

OP y F són XXX cuando es un IN, o un OUT.

In/Alu és X → cuando es un OUT o una funcion que no registra (ANDI -, R3, 0x8000)

<u>In/Alu és 1</u> → cuando es un IN

<u>@D és X</u> \rightarrow cuando es un **OUT** o una funcion que no registra (ANDI -, R3, 0x8000)

WRD és 0 → cuando es un OUT o una funcion que no registra (ANDI -, R3, 0x8000)

- S'afegeixen 10 bits a la paraula de control del tema anterior
 - ADDR-IO: bus de 8 bits amb l'identificador de port
 - Wr-Out: senyal binari que indica si en aquest cicle es fa l'acció OUT
 - Rd-In: senyal binari que indica si en aquest cicle es fa l'acció IN
- La nova paraula de control té 43 bits:

Rb/N @A OP @B @D 1 0 0 IN R2, 33 Х Х x Х X χl Х $x \mid x$ Х OUT 0x50, R1 1 0 Х Х X Х X ADD R1, R2, R3 0 0 1 0 0 0 0 1 0

Lògica de control: paraula de control



Ν

(hexa)

 $X \mid X$


0

1


0

0

- Passarà a tenir 47 bits
 - Afegim senyals Wr-Mem i Byte
 - Wr-Mem mai podrà valer x, valdrà "1" per ST*, "0" per a la resta
 - Byte valdrà "1" per STB i LDB, "0" per ST i LD, x per a la resta
 - Canviem senyal In/Alu (1 bit) per bus -/i/l/a (2 bits)



- Els nous senyals els generarà la ROM CTRL LOGIC a partir del codi d'operació de la instrucció en execució
 - 51 bits



- LdIr: senyal de càrrega del registre IR
- Pc/Rx, Alu/R@, R@/Pc: senyals de control dels nous multiplexors
- LdPc: senyal de càrrega del registre PC
 - Eliminem el senyal TknBr

T_p a l'estat de Fetch



- Lectura instrucció:
 - $REG_Q \rightarrow R@/PC \rightarrow ADDR \quad MEM \rightarrow RDMEM \rightarrow IR$
 - $T_p = 100 \text{ (REG_Q)} + 60 \text{ (ROM OUT)} + 50 \text{ (mux R@/PC sel)} + 840 \text{ (Memòria Ld)} + 40 \text{ (dada registre càrrega IR)} = 1.090 \text{ u.t.}$
- PC = PC + 2
 - $REG_Q \rightarrow M \times N \rightarrow N \rightarrow Ry/N \rightarrow ALU \rightarrow Alu/R@ \rightarrow PC$
 - $T_p = 100 \; (REG_Q) + 60 \; (ROM \; OUT) + 90 \; (MUX_{4-1} \; MxN \; selecció) + 40 \; (Mux \; Ry/N \; Dada) + 860 \; (ALU \; ADD) + 40 \; (MUX_{2-1} \; Alu/R@dada) + 40 \; (dada \; registre \; càrrega \; PC) = 1.230 \; u.t.$
- Conclusió, l'etapa de *Fetch* imposa que $T_c \ge 1.230u.t.$

T_p a l'estat de Decode



- Càlcul següent estat UC:
 - $REG_Q o Q^+ o REG_Q$
 - $T_p = 100 \text{ (REG Q)} + 120 \text{ (ROM Q+)} = 220 \text{ u.t.}$
- Lectura de registres
 - $IR \rightarrow REGFILE \rightarrow RX/RY$
 - $T_p = 100 \text{ (IR)} + 130 \text{ (REGFILE } MUX_{8-1} \text{ selecció)} = 230 \text{ u.t.}$
- Càlcul adreça destí del salt
 - $REG_Q \rightarrow M \times N \rightarrow N \rightarrow Ry/N \rightarrow ALU \rightarrow R@$
 - $T_p = 100 \text{ (REG_Q)} + 60 \text{ (ROMOUT)} + 90 \text{ (}MUX_{4-1} \text{ MxN selecció)} + 40 \text{ (}Mux \text{ Ry/N Dada)} + 860 \text{ (}ALU \text{ ADD)} = 1.150 \text{ u.t.}$
- Conclusions:
 - L'estat Decode imposa que $T_c \ge 1.150u.t.$
 - És menys restrictiu que Fetch

T_p als estats Ldb i Cmp



- Ldb: Accés a memòria i escriptura a REGFILE:
 - $REG_Q \rightarrow R@/PC \rightarrow ADDR_MEM \rightarrow RD_MEM \rightarrow P/I/L/A \rightarrow REGFILE$
 - $T_p = 100 \; (REG_Q) + 60 \; (ROMOUT) + 50 \; (MUX_{2-1} \; R@/PC \; selecció) + 880 \; (RAM Ldb) + 80 \; (MUX_{4-1} \; P/I/L/A) + 40 \; (dada registre càrrega Rd) = 1.210 u.t.$
- Cmp (instrucció CMPLE)
 - $REG_Q \rightarrow Pc/Rx, Ry/N \rightarrow X, Y \rightarrow ALU \rightarrow P/I/L/A \rightarrow REGFILE$
 - $T_p = 100 \; (REG_Q) + 60 \; (ROMOUT) + 50 \; (PC/Rx, Ry/N \; MUX_{2-1} \; selecció) + 1.020 \; (ALU \; CMPLE) + 80 \; (MUX_{4-1} \; P/I/L/A \; dada) + 40 \; (dada registre càrrega Rd) = 1.350 \; u.t.$
- Conclusions:
 - L'estat més restrictiu és Cmp (cas CMPLE)
 - Cmp imposa $T_c \ge 1.350u.t.$
 - Arrodonim i determinem $T_c = 1.400 \text{ u.t.}$

Seccions



- A un codi font assembler trobarem instruccions i dades
 - Les instruccions s'agrupen en una o vàries seccions de codi
 - Contenen les instruccions SISA
 - Comencen amb la directiva .text
 - Les dades s'agrupen en una o vàries seccions de dades
 - Contenen la reserva d'espai de memòria i la seva inicialització
 - Comencen amb la directiva .data
- El codi font assembler conté una seqüència de seccions
 - L'inici d'una secció comporta la finalització de la secció anterior
- La directiva .end indica el final de la darrera secció i del codi font
 - El contingut posterior del fitxer font és ignorat

Etiquetes



- És una cadena alfanumèrica seguida del caràcter :
- Poden aparèixer tant a seccions de codi com de dades
- Permet identificar de forma simbòlica una adreça de memòria
 - Podrem fer referència a adreces de memòria que encara no són conegudes
- Exemple:

```
LD R1, O(R3)
BZ R1, et1 ; Saltem a etiqueta et1
ADD R2, R0, R1
ADD R3, R1, R2
et1: AND R1, R2, R3 ; et1 representa adreça de la instr
```

- L'assembler calcularà el desplaçament corresponent al BZ
 - En aquest cas, +2
- El programador es despreocuparà de fer aquest càlcul
- Codi font més llegible i fàcil de mantenir
 - Si modifiquem el programa i augmenta la distància entre el BZ i el destí, l'assembler recalcularà el desplaçament

Reserva d'espai i inicialització de dades



- El llenguatge assembler ofereix directives per a dimensionar i inicialitzar les seccions de dades
 - .space size, fill
 Reserva size bytes consecutius i els inicialitza amb el byte fill. El
 paràmetre fill és opcional; si no hi és, s'inicialitzarà amb el byte 0
 - byte fill-1, fill-2, ..., fill-n
 Reserva i inicialitza n bytes consecutius amb els valors fill-1, fill-2, ..., fill-n
 - word fill-1, fill-2, ..., fill-n
 Reserva i inicialitza n words consecutius amb els valors fill-1, fill-2, ..., fill-n (byte de menys pes a l'adreça parell)
 - even
 Si volem tenir la garantia que la següent sentència/directiva del codi font assembler s'ubiqui a una adreça parell, aquesta directiva insereix, si cal, una directiva .byte

Reserva d'espai i inicialització de dades



Exemple (assumint .data comença a adreça parell):

- El primer .even insereix un byte per garantir que .word estigui ben alineat a una adreça parell
- El segon . even també perquè hem declarat 3 bytes després del word
- Si les dades es carreguem a partir de 0x3000 llavors v=0x3000, w=0x3010, z=0x3016
 - Mateix resultat si la primera directiva fos .space 16, 20

Definició de constants numèriques



- Dues possibles sintaxis:
 - nom_constant = valor
 - .set nom_constant, valor
- Exemple:

```
Mida = 100
.data
vector: .space Mida ; Reserva Mida bytes
```

- Associa al símbol Mida el valor 100
- A partir d'aquest moment, l'assembler substituirà totes les aparicions del símbol Mida pel valor 100
 - La definició d'una constant no ocuparà espai a memòria
 - Seria equivalent a un "Buscar i reemplaçar totes" al codi font o a un #define de C/C++
- Avantatges:
 - Codi més llegible
 - Facilità el manteniment de codi
 - Si el programador canvia el valor de la constant, l'assembler propagarà el canvi a tots els llocs on es referencia

Funcions hi() i lo()



- Permeten obtenir la part alta/baixa d'una dada de 16 bits
 - Siguin adreces de memòria, etiquetes, o constants numèriques
- Estalvia al programador haver de fer el càlcul
- Exemple:
 - Assumim que la secció .data es carrega a partir de 0xCAFE

```
N = 24225
                                 ; 24225 = 0x5EA1
.data
                                 ; Ox CAFE
        .space
                100, 0xFF
                                 : 0xCBOO (0xCAFE+2)
vector: .space
.text
                RO, lo(N)
        IVOM
                                ; lo(N) = 0xA1
                RO, hi(N)
                                ; hi(N) = 0x5E
        IHVOM
                R1, lo(vector); lo(vector) = 0x00
        IVOM
                R1, hi(vector)
                                 ; hi(vector) = 0xCB
        IHVOM
```

Sintaxi/Semàntica noves instruccions



- Load Byte: LDB Rd, N6(Ra)
 - $Rd \leftarrow SE(MEM_b[Ra + SE(N6)]);$ $PC \leftarrow PC + 2;$
 - Fa extensió de signe a 16 bits del byte llegit de memòria
- Store Byte: STB N6(Ra), Rb
 - $MEM_b[Ra + SE(N6)] \leftarrow Rb < 7..0 >$; $PC \leftarrow PC + 2$;
 - Només s'emmagatzema a memòria el byte baix de Rb
- Load Word: LD Rd, N6(Ra)
 - Rd \leftarrow MEM_w[(Ra + SE(N6))& \sim 1]; PC \leftarrow PC + 2;
 - $\sim 1 = 0$ xFFFE
 - & és l'operació AND bit a bit
 - El bit de menys pes del resultat de la suma es posa a 0 perquè, com accedim a word, l'adreça ha de ser un nombre parell
- Store Word: ST N6(Ra), Rb
 - $\text{MEM}_{w}[(\text{Ra} + \text{SE}(\text{N6}))\& \sim 1] \leftarrow \text{Rb}; \qquad \text{PC} \leftarrow \text{PC} + 2;$

Instrucció JALR



- Afegirem la darrera instrucció de LM al repetori SISA
- JALR = Jump Address and Link Register
 - Imprescindible per a expressar en LM crides/retorns a rutines
 - Guarda el valor actual del PC a un registre i assigna al PC un nou valor
 - Permet saltar incondicionalment a una adreça arbitrària
- Sintaxi assemblador:
 - JALR Rd, Ra
 - Format 2-R
- Semàntica:
 - PC = PC + 2; tmp = Ra&(~1); Rd = PC; PC = tmp;
 - Variable tmp per si el registre font i el destí són el mateix
 - Amb Ra&(~1) força que el nou valor del PC sigui parell
- Codificació en llenguatge màquina:
 - 0111 aaa ddd xxxxxx
 - Els 6 bits baixos de la codificació són irrellevants