COGNOMS:														
								1						
NOM:														

IMPORTANTE leer atentamente antes de empezar el examen: Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.

Problema 1. (2,5 puntos)

En un procesador Q1 con direcciones de 32 bits, el camino crítico, y por tanto el tiempo de ciclo, está limitado por la memoria cache de datos. El tiempo de retardo de los componentes de la memoria cache de datos se desglosa de la siguiente forma:

Componente	Tiempo
Memoria de etiquetas	0,32 ns
Comparación de etiquetas y (en caso necesario) selección de vía	0,18 ns
Memoria de datos y selección de byte de la linea	0,45 ns
Mux de vía de datos: selecciona el dato de la vía correspondiente (cuando sea necesario)	0,15 ns
Registro de desacoplo (cuando sea necesario)	0,05 ns

Queremos analizar 2 configuraciones para la cache de datos, todas ellas con 32KB de capacidad y lineas de 16 bytes:

- C1: Cache de mapeo directo con acceso PARALELO a etiquetas y datos.
- C2: Cache asociativa por conjuntos de dos vías SEGMENTADA en 2 etapas (el tiempo de acceso a la cache son 2 ciclos de procesador).

	ciclos de procesador).
a)	Calcula el tiempo de ciclo de la cache de datos y el tiempo total de un acceso para las diferentes versiones de procesador Q1 con las caches C1 y C2, usando la distribución más adecuada de los componentes por etapas.
b)	Calcula la frecuencia de reloj para las diferentes versiones del procesador Q1 con las caches C1y C2.
1	

Un programa P que ejecuta 2.5×10^9 instrucciones tiene un 50% de instrucciones aritméticas, un 20% de instrucciones de salto y un 30% de instrucciones de acceso a memoria (Load/Store). Las instrucciones aritméticas tardan 4 ciclos, las de salto 3 y las de memoria 5 ciclos + los ciclos del acceso a la cache.

c)	datos.
	pemos que el programa P tiene un 10% de fallos con la cache de datos C1 y un 6% con la C2. Además, el tiempo de nalización medio por fallo en ambos casos es de 60 ciclos.
d)	Calcula el speedup en tiempo de ejecución de C2 sobre C1 en % teniendo en cuenta la jerarquía de memoria completa.
	hace una implementación multibanco de la cache C2, organizada en 4 bancos 2-asociativos, con entrelazado a nive bloque.
<u>e)</u>	Indica cómo se desglosarían los bits de una dirección entre bits de Etiqueta, selección de Conjunto, Banco y Byte.

COGNOMS:														
								Ī						
NOM:														

Problema 2. (2.5 puntos)


Una **CPU** está conectada a una cache de instrucciones (\$I) y una cache de datos (\$D). El conjunto formado por **CPU+\$I+\$D** esta conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR**-SDRAM (**Double Data Rate** Synchronous DRAM) de 1 byte de ancho cada uno. La DDR-SDRAM tiene 2 bancos. El DIMM esta configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 3 ciclos, la latencia de columna de 4 ciclos y la latencia de precarga de 2 ciclos. Es posible que el conjunto **CPU+\$I+\$D** solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en **\$I** y en **\$D**). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que los bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda.

La siguiente tabla muestra en qué banco y qué página de DRAM (fila) se encuentran los bloques etiquetados con las letras A B C D.


Bloque	Α	В	С	D
Banco	0	0	1	1
Página	10	10	10	25

Rellena los siguientes cronogramas para la lectura de varios bloques de 64 bytes (en el orden que se indica), en función de la ubicación de los bloques involucrados de forma que se minimice el tiempo total. Indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta previamente.


a) Rellena el siguiente cronograma para la lectura de los bloques AB.




b) Rellena el siguiente cronograma para la lectura de los bloques AC.



c) Rellena el siguiente cronograma para la lectura de los bloques CD



d) Rellena el siguiente cronograma para la lectura de los bloques ADB.



En esta CPU ejecutamos un programa, en el que se detecta que el bucle **for** del siguiente fragmento de código consume la mayor parte de el tiempo de ejecución:

```
/* Variables globales */
float A[1024*1024]; float B[1024*1024]; /* un float ocupa 4 bytes */
....
/* codigo */
for (i=0;i<1024*1024; i++)
    A[i] = A[i] + B[i];</pre>
```


Un análisis detallado muestra que los fallos en la cache de instrucciones son despreciables, pero que los fallos en la cache de datos son excesivos (mas del 60%). Sabemos que la cache de datos es de mapeo directo, con bloques de 64 bytes y política de escritura copy back + write allocate. Mediante el uso del debugger hemos averiguado que el compilador almacena las variables A y B consecutivas en memoria y que se encuentran respectivamente en las direcciones 0x00400000 y 0x00800000

e)	Indica a qué son debidos los fallos. Realiza una optimización de código, de las vistas en clase, que minimice los fallos en la cache de datos.

COGNOMS:														
NOM:														

Problema 3. (2.5 puntos)

La figura muestra las 2 posibles combinaciones vistas en clase para montar un disco lógico multi-RAID combinando RAID 0 y RAID 5. Se tratan del RAID 05 y RAID 50 que, para un caso general, se forman con N discos y G grupos de dG discos por grupo. De la figura observamos cómo la paridad que introduce RAID 5 se calcula de diferente forma en RAID 05 que en RAID 50. Esto afecta a la capacidad útil y a la fiabilidad que ofrece cada sistema.



 a) Indica la expresión general simplificada para calcular la capacidad útil de información que se puede almacenar en RAID 50 y en RAID 05. Debes utilizar para ello las variables N, G, dG y llamar T_d al tamaño en GBytes de cada disco. Indica el resultado en GBytes.

Illuica e	rresultado en Gbyte	:5.		

Para las dos configuraciones del caso particular de la figura se cumple que N = 12, G = 4 y dG = 3. Sin embargo, las dos poseen distinta capacidad útil, y RAID 50 es el que proporciona mejor tolerancia a fallos.

- b) El RAID 50 de la figura puede seguir funcionando aunque fallen 4 discos. **Marca** con una cruz en la tabla siguiente 4 discos que podrían fallar y el RAID 50 seguir funcionando. Utiliza la fila de la tabla etiquetada con **(b)**.
- c) El mismo RAID 50 de la figura puede dejar de funcionar si fallan 2 discos. **Marca** con una cruz en la tabla siguiente 2 discos que deberían fallar para que el RAID 50 no funcione. Utiliza la fila de la tabla etiquetada con **(c)**.

	RAID 0														
		RAID 5			RAID 5			RAID 5			RAID 5				
	disco 0	disco 1	disco 2	disco 3	disco 4	disco 5	disco 6	disco 7	disco 8	disco 9	disco 10	disco 11			
(b)															
(c)															

Montamos un disco lógico con la configuración RAID 50 con valores $\bf N=15$, $\bf G=3$ y $\bf dG=5$. El MTTF $_{\bf d}$ de un disco es de 60.000 horas y el tiempo de reemplazar un disco y reconstruir la información es MTTR = 30 horas. Sabemos que MTTF $_{\bf RAID}$ 50 coincide con el MTTF de uno de sus grupos (MTTF $_{\bf grupo}$) dividido por el número de grupos (G).

d)	Escribe la expresión general del MTTF_RAID 50 suponiendo que los discos son el único componente que puede fallar. Debes utilizar para ello las variables N, G, dG, MTTF_d y MTTR. Calcula el valor de este MTTF_RAID 50 para los valores proporcionados.
pa pa	peremos evaluar el rendimiento de utilizar esta misma configuración RAID 50 con $\bf N=15$, $\bf G=3$ y $\bf dG=5$. Utilizamos ra ello discos de 1 TByte, tamaño de sector de 512 Bytes, y un mismo ancho de banda de 256 MB/s por disco tanto ra leer como para escribir un bloque de datos. Un bloque de datos está formado por 50000 sectores consecutivos. Ecutamos una aplicación formada por 4 fases (en las fases 1, 3 y 4 sólo consideramos el tiempo de la transferencia):
•	La fase 1 lee de disco los datos de entrada formados por 100 bloques de datos distribuidos entre todos los discos.
•	La fase 2 realiza los cálculos, con un tiempo de ejecución de 4 segundos.
•	La fase 3 escribe a disco 50 bloques de datos realizando escrituras secuenciales .
•	La fase 4 escribe a disco 50 bloques de datos realizando escrituras aleatorias , distribuidas uniformemente entre todos los discos.
e)	Calcula el tiempo de ejecución de nuestra aplicación si utilizamos un único disco. Calcula también el tiempo de ejecución de la aplicación cuando usamos el RAID 50 de N = 15, G = 3 y dG = 5.

COGNO	MS:																											
NO	ом: [
Proble	ma 4	. (2	.5 p	ount	os)																							
Querem	nos ev	/alu	ar ı	ın se	rvic	dor v	veb	mult	ti-th	reac	d en	un s	siste	ma (con	un r	nult	tipro	ces	ador	r. El p	orogr	ama	a, qu	ie se	e eje	cuta d	de
forma p dedicar multime estarán operaci el probl	oerma án a a edia e activ	ane aten esta /os de	nte, ider rán sóli	se las dedi o cu	con peti icad anc	npor icior los a los s	ne d nes H Il tra e re	le do ITTP tami equie	os tl y, d iento era s	hrea e fo o de segú	ads rma imá ín la	de s inh ágen a ca	servi erer ies, i rga	cio ite, e nece del	y do esta sari ser	os tl rán o pa vido	nrea sier ra a r, c	ads mpre aten que	mult e act der l med	ime ivos as p lirer	edia. el 10 etici nos	Los 00% ones en u	thre del t de l ina	eads iem os u med	de po. sua dia d	serv Los f rios, de 3	vicio s thread y esto 5.6·10	se ds os 13
Dado qu siempre multime	tene	emo	s ui	า ún	ico	thre	ad a	sign	ado	a ca	ada	core	e. Po	r sin	npli	cida	d, p	odr	emo	s ha	blar	de c	ores					
	lcula ibajo																			ara	pode	er eje	≥cut	ar to	oda	la c	arga d	de
Evaluan cores id voltaje (léntic	os.	Cac	la co	ore '	trab	aja	a un	a fre	ecue	encia	a de	1.6	GHz	z, tie	ene	una	соі	rien	te d	le fu	ga de	e 2 A	A, se	ali	men	ta a ι	
-	lcula		-					-		-									ebiu	U a	COLL	JCII C	טוג	es u	esp	il ecia	abie.	
5, C		14 6			4.5	·pac	ia p), C.	<u> </u>	, 01	<u>u. c.</u>	jeed	·····															
El chip			-												-									ije y	/ la	fre	cuenc	ia
• Cada					-																	·						
	la ca 0% de	_			ijo c	que v	va a	sopo	ortar	el s	servi	dor	, ver	nos	que	cad	a ur	no d	e los	thr	eads	mult	time	dia	está	á acti	vo só	lo
Dispone Implem para tra a 0.8 V	enta bajar	volt en	aje mo	dina do b	ámi ajo	co y cons	esc sum	alad o, no	o de orma	e fre al (co	cue omo	ncia (C1)	. Est	te pi urbo	oce . En	sado bajo	or p	oued onsu	le co mo,	nfig un c	gurar core	indi del cl	vidu hip (ialm C2 re	ente educ	e ca ce su	da co	re
Ejecutai consum cambiai frecuen	o, au ndo e	ınqı entr	ie s e b	us t ajo (hre:	ads sum	asoo o y	ciado turb	os es o er	stén n fu	sie Incić	mpr on d	e ac e si	tivo su 1	s. T thre	amb ad a	ién asoc	obs ciad	serva o es	amo tá a	s qu ctivo	e los o; y,	cor deb	es r ido	nult al a	time iume	dia va	an
																											p C2 :tivo).	

d) Ca	alcula la potencia n	nedia disipada po	or el chip C2 mientras se ejecuta el	servicio web.
Queremos analizar el rendimiento de la aplicación en un procesador RISC. Es común en estos procesadores tener cores heterogéneos y activar uno u otro en función de la carga de trabajo con el fin de reducir el consumo. ARM llamó a esta				
tecnología big.LITTLE, y en un principio el control era completamente hardware, y o bien se activaban los cores big, o				
bien los LITTLE. Ahora, los diseños más modernos ya permiten que el S.O. sea consciente de los cores heterogéneos y				
puede asociar un thread concreto a un core específico según una serie de análisis e inferencias. Creemos que esta tecnología nos puede ir muy bien porque los threads de servicio podrían ejecutarse perfectamente en cores sencillos,				
			n los cores que ofrecen más rendi	
Estudiamos el mercado y podemos elegir entre estos chips RISC que implementan multi-procesamiento heterogéneo:				
Chip	Número de cores	Consumo total	Rendimiendo máximo por core big	
R1	2 big, 2 LITTLE	1.5 W	2 GFLOPS	
R2	2 big, 2 LITTLE	2 W	2.5 GFLOPS	_
R3	4 big, 4 LITTLE	5 W	3 GFLOPS	
ejecutar la misma carga de trabajo. Debido a ello, consideramos también algún modelo con cuatro cores big y asumiremos que la tarea multimedia es perfectamente paralelizable y que no conlleva penalización de sincronización. Además, para estos chips asumiremos que siempre podemos llegar a los GFLOPS del rendimiento máximo y que no hay voltaje dinámico, y por tanto el consumo será siempre estable. e) Justifica si alguno de los chips RISC podría servirnos para la aplicación, y elige cuál (R1, R2, R3, o ninguno). Si lo hubiera, el chip idóneo será aquel con mejor rendimiento por consumo. Calcula los GFLOPS/w del chip.				
Trac an	alizar el algoritmo	multimedia obsi	arvamos que durante el 10% del tig	amno se ejecuta una rutina que ejecuta las
Tras analizar el algoritmo multimedia, observamos que durante el 10% del tiempo se ejecuta una rutina que ejecuta las operaciones óptimas, pero durante el otro 90% del tiempo se ejecuta otra rutina que con otro algoritmo de cálculo				
-	•			remos estudiar cuánto habría que mejorar
el algoritmo de esta rutina para poder ejecutar nuestro programa en el chip R1, consiguiendo así un consumo mínimo.				
f) Calcula la ganancia que debemos aplicar al algoritmo no optimizado para poder ejecutar la aplicación en el chip R1.				