

**IMPORTANTE leer atentamente antes de empezar el examen:** Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.

### Problema 1. (2,5 puntos)

Hemos simulado la ejecución de un programa en una CPU con un sistema de memoria en donde todos los accesos a memoria tardan 1 ciclo sean aciertos o fallos (denominaremos  $CPU_{IDEAL}$  a esta combinación simulada) y hemos obtenido que el programa se ejecuta en 12,5x10 $^9$  ciclos, ejecuta 5x10 $^9$  instrucciones, realiza 6x10 $^9$  accesos a memoria y de estos, 500x10 $^6$  son fallos de cache. La CPU funciona a 2,5GHz.

a) **Calcula** el CPI, el numero de accesos por instrucción, la tasa de fallos, el tiempo de ejecución del programa en la **CPU**<sub>IDEAL</sub> y el tiempo medio entre accesos en ciclos.

CPI =	$12,5 \times 10^9$ ciclos / $5 \times 10^9$ instrucciones = <b>2,5 c/i</b>							
Accesos por instrucción =	6x10 <sup>9</sup> accesos / 5x10 <sup>9</sup> instrucciones = <b>1,2 a/i</b>							
Tasa de fallos =	500x10 <sup>6</sup> fallos / 6x10 <sup>9</sup> accesos = 0,083 f/a = <b>8,33</b> %							
Tiempo ejecución =	$12,5x10^9$ ciclos / $2,5x10^9$ Hz = <b>5</b> s							
Tiempo medio entre accesos =	$12,5 \times 10^9$ ciclos / $6 \times 10^9$ accesos = <b>2,083 ciclos</b>							

Queremos integrar esta CPU con una cache unificada (instrucciones+datos) de mapeo directo. Esta cache no está segmentada y su tiempo de acceso es de 0,9 ns. Obsérvese que el tiempo de acceso es mayor que el tiempo de ciclo del procesador, por lo que al acceder a cache, el procesador se bloquea durante unos ciclos, y por tanto se produce una pequeña penalización respecto a la **CPU**<sub>IDEAL</sub> (incluso en caso de acierto). En caso de que el acceso sea un fallo de cache, hay una penalización adicional de 20 ciclos más.

b) Calcula los ciclos de penalización en caso de acierto.

Ciclos penalización acierto =

$$0.9 \times 10^{-9} \text{ s} * 2.5 \times 10^{9} \text{ Hz} - 1 \text{ ciclo} = 2 \text{ ciclos}$$

**NOTA:** Para evitar la propagación de errores entre apartados, independientemente de la respuesta correcta del apartado anterior, a partir de aquí, supondremos que la respuesta correcta al ejercicio anterior: **ciclos de penalización por acierto es 1** y, por lo tanto, los ciclos de penalización por fallo (totales sobre la **CPU**<sub>IDFAL</sub>) son 21.

c) Calcula el tiempo de ejecución cuando ejecutamos el programa con la cache unificada.

```
ciclos = 12,5 \times 10^9 ciclos + 1 ciclos/acceso * 6 \times 10^9 accesos + 20 ciclos/fallo * 500 \times 10^6 fallos = 28,5 \times 10^9 ciclos Texe = 28,5 \times 10^9 ciclos / 2,5 \times 10^9 Hz = 11,4 s
```

27 June 2022 8:13 am 1/8

Nuestra CPU es capaz de continuar ejecutando instrucciones mientras se accede la a cache, sin embargo en el apartado c) bloqueamos la CPU en cada acceso para evitar lanzar un segundo acceso a la cache antes de que acabe el acceso anterior. Una posible mejora, que denominaremos control de bloqueos de cache, consiste en no bloquear la CPU en cada acceso, sino solamente si se inicia un acceso antes de que el anterior haya terminado. La CPU no soporta loads no bloqueantes, por lo que en caso de fallo siempre bloquearemos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos de penalización adicional). Sabemos que la probabilidad de realizar un acceso es la misma en todos los ciclos y es independiente de lo sucedido en ciclos anteriores. Durante los ciclos que no está bloqueada, la CPU se comporta exactamente igual que en el caso ideal por lo que el número medio de ciclos entre dos accesos será el mismo.

d) **Calcula** la probabilidad de acceder a memoria en un ciclo determinado y la probabilidad de que al realizar un acceso la cache esté ocupada.

Probabilidad acceso en 1 ciclo =

1/tiempo medio = 1/2,083 = 0,48

Probabilidad de un acceso con cache ocupada =

1/tiempo medio = 1/2,083 = 0,48

la cache sólo puede estar ocupada durante un ciclo (por el acceso anterior) ->
0,48

**NOTA:** Para evitar la propagación de errores entre apartados, independientemente de la respuesta correcta del apartado anterior, a partir de aquí supondremos que la respuesta correcta al ejercicio anterior: **probabilidad de acceso con la cache ocupada es 0,4**.

e) Calcula el tiempo de ejecución cuando ejecutamos el programa en la CPU con control de bloqueos de cache.

```
ciclos = 12,5 \times 10^9 ciclos + 1 ciclos/acceso * 6 \times 10^9 accesos * 0,4 + 20 ciclos/fallo * 500 \times 10^6 fallos = 24,9 \times 10^9 ciclos Texe = 24,9 \times 10^9 ciclos / 2,5 \times 10^9 Hz = 9,96 s
```

En una cache organizada en bancos el acceso a cada banco es independiente, por lo que es posible acceder a un banco aunque otro este ocupado. Si organizamos nuestra cache en 4 bancos, una posible mejora, que denominaremos control de bloqueos de banco, consiste en bloquear la CPU solamente en caso de que accedamos a un banco ocupado. En nuestro caso, sabemos que en cada acceso la probabilidad de acceder a cualquiera de los 4 bancos es la misma, y que es independiente de los accesos anteriores. Como en el caso anterior, la CPU no soporta loads no bloqueantes, por lo que en caso de fallo siempre bloquearemos la CPU mientras se trae el bloque del siguiente nivel de la jerarquía (ciclos de penalización adicional).

f) Calcula la probabilidad de que al realizar un acceso el banco accedido esté ocupado.

probabilidad de acceso con cache ocupada = 0,4 probabilidad de acceder mismo banco = 1/4 probabilidad de acceder a banco ocupado = 1/4\*0,4=0,1

27 June 2022 8:13 am 2/8

COGNOMS:														
NOM:														

#### Problema 2. (2.5 puntos)


Una CPU está conectada a una cache de instrucciones (\$I) y una cache de datos (\$D). El conjunto formado por CPU+\$I+\$D esta conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria DDR-SDRAM (Double Data Rate Synchronous DRAM) de 1 byte de ancho cada uno. La DDR-SDRAM tiene 2 bancos. El DIMM esta configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 3 ciclos, la latencia de columna de 4 ciclos y la latencia de precarga de 2 ciclos. Es posible que el conjunto CPU+\$I+\$D solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en \$I y en \$D). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que los bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda.

La siguiente tabla muestra en qué banco y qué página de DRAM (fila) se encuentran los bloques etiquetados con las letras A B C D.


Bloque	Α	В	С	D
Banco	0	0	1	1
Página	10	10	10	25

Rellena los siguientes cronogramas para la lectura de varios bloques de 64 bytes en función de la ubicación de los bloques involucrados de forma que se minimice el tiempo total. Indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta previamente.


a) Rellena el siguiente cronograma para la lectura de los bloques A y B.




b) Rellena el siguiente cronograma para la lectura de los bloques A y C.



c) Rellena el siguiente cronograma para la lectura de los bloques A y D.



d) Rellena el siguiente cronograma para la lectura de los bloques C y D



27 June 2022 8:13 am 3/8

Con un simulador hemos simulado una versión ideal de dicha CPU en que cada acceso a memoria tarda 1 ciclo. Para una aplicación A hemos obtenido los siguientes datos:  $2x10^9$  instrucciones ejecutadas,  $1x10^9$  accesos a datos,  $CPI_{ideal} = 2 c/i$ .

A la implementación real de dicha CPU la llamaremos procesador P. En el procesador P la cache de datos (**\$D**) es 2 asociativa e incorpora un predictor de vía. Al ejecutar la aplicación A, el predictor de vía tiene una tasa de aciertos del 76% y la cache de datos tiene una tasa de fallos del 4%. En caso de que el predictor acierte la vía no hay penalización respecto al procesador ideal, si hay fallo de predictor pero acierto de cache se incurre en un ciclo de penalización, y finalmente, si es fallo de predictor y también de cache, la penalización es de 25 ciclos. Respecto a la cache de instrucciones, apenas se producen fallos por lo que se puede considerar que se comporta igual que en la CPU ideal.

# e) Calcula en cuantos ciclos se ejecuta la aplicación A en el procesador P.

```
76% acierto predictor ----> No penaliza
20% fallo predictor - acierto cache ---> 1 ciclo de penalización
4% fallo predictor - fallo cache ---> 25 ciclos de penalización

Ciclos = ciclos ideal + ciclos (extra) accesos datos =
= I * CPI ideal + Accesosdatos * (m_predictor * tp_pfedictor + m_cache * tp_fallo) =
= 2x10<sup>9</sup>i * 2 c/i + 1x10<sup>9</sup> a * (0,2 fp/a * 1 c/fp + 0,04 fc/a * 25 c/fc) = 5,2x10<sup>9</sup> ciclos
```

Queremos saber la energía de conmutación consumida por los accesos a datos del procesador P. Ignoraremos por tanto la potencia disipada por fugas así como la potencia de conmutación del procesador, y también la del predictor, que tiene un impacto despreciable. Sabemos que cada vez que se accede una vía de la cache de datos se consumen 5 nJ (nanojoules) y cada vez que hay un fallo en la cache de datos se consumen 50 nJ adicionales.

### f) Calcula la energía consumida por los accesos a datos del procesador P al ejecutar la aplicación A

```
Siempre se accede una via (5 nJ)

24% Fallo de predictor ademas se accede la otra vía -> 5nJ adicionales

4% Fallo de cache 50 nJ adicionales (60 nJ en total)

Energia = 1x10<sup>9</sup>accesos * (1 * 5x10<sup>-9</sup> J + 0,24 * 5x10<sup>-9</sup> J + 0,04 * 50x10<sup>-9</sup> J) = 8,2 Joules

Otra:

Energia = 1x10<sup>9</sup>accesos * (0,76 * 5x10<sup>-9</sup> J + 0,20 * 10x10<sup>-9</sup> J + 0,04 * 60x10<sup>-9</sup> J) = 8,2 Joules
```

27 June 2022 8:13 am 4/8

COGNOMS:														
NOM:														

# Problema 3. (2.5 puntos)

Tenemos un disco duro que gira a una velocidad de rotación (número de vueltas por minuto) de 12000 r.p.m. y tiene 1000 sectores por pista. El tiempo medio de búsqueda del disco (seek) es de 1 ms. El tiempo de posicionamiento promedio (latency) siempre es el mismo, independientemente de dónde esté situado el cabezal y coincide con el tiempo que se tarda en dar media vuelta. El ancho de banda de transferencia del disco es de 150MBytes/s. De todos los bytes que forman un sector del disco, 238 bytes corresponden a información de control, y el resto de bytes del sector es información de datos.

a) **Calcula** el tiempo de transferencia de un sector. Este tiempo sólo depende de la velocidad de rotación del disco y de la densidad de la pista. Asumir que el cabezal ya está situado al principio del sector.

```
velocidad de rotación = 12000 vueltas/60s = 200 vueltas por segundo 1/velocidad de rotación = 0.005s = 5ms para recorrer todos los sectores de una pista (dar una vuelta). 5ms/1000sectores = 0.005ms = 5\mu s \text{ tiempo de transferencia para leer un sector}
```

b) **Calcula** el tiempo que transcurre hasta que se lee el último byte de un fichero que está almacenado en 50 sectores consecutivos de una pista, y en otros 30 sectores consecutivos de otra pista.

```
t_medio de búsqueda + t_de posicionamiento promedio + (t_de transferencia de un sector x número de sectores)

t_de posicionamiento promedio = 5\text{ms}/2 = 2.5ms
t_de transferencia de un sector = 5\mu\text{s} = 0.005ms

50 sectores = 1\text{ms} + 2.5ms + (0.005ms x 50) = 1 + 2.5 + 0.25 = 3.75ms
30 sectores = 1\text{ms} + 2.5ms + (0.005ms x 30) = 1 + 2.5 + 0.15 = 3.65ms
Tiempo para leer el fichero = 3.75ms + 3.65ms = 7.4ms
```

c) Calcula el tamaño de un sector (bytes de datos + bytes de control).


```
ancho de banda de transferencia = 150 MBytes/s t_de transferencia de un sector = 5 \mu s = 0.005 ms

Tamaño de un sector = 150 MBytes/s x 0.005 ms = 750 bytes "brutos"

Tamaño de los datos = 750 - 238 bytes = 512 bytes
```

27 June 2022 8:13 am 5/8

Disponemos de 60 discos físicos con capacidad de 1 TByte por disco y queremos montar con ellos un disco lógico con la configuración RAID50 con 6 grupos de 10 discos en cada grupo:



d) **Calcula** la cantidad de información útil que puede almacenar este sistema RAID50. **Calcula** el porcentaje de información redundante que hay en este sistema RAID50.

```
G=6, N=60 y 10 discos en cada G  
Información útil = (10 - 1) \times G = 54 discos x 1 TByte = 54 TBytes  
Porcentaje de información redundante = (1 \times G) / N = 1/10 = 10\%
```

Cada disco tiene un tiempo medio entre fallos (MTTF\_disco) de 100.000 horas y el tiempo de recuperar la información en caso de tener que reemplazar un disco (MTTR) es de 10 horas. El tiempo medio entre fallos para un sistema multi-RAID como RAID50 (MTTF\_RAID50) coincide con el tiempo medio entre fallos de uno de sus grupos (MTTF\_grupo) dividido por el número de grupos (G). El cálculo del MTTF\_RAID50 se hará en base al cálculo de MTTF\_grupo:

e) **Escribe** la expresión general del tiempo medio entre fallos de un grupo de discos (MTTF\_grupo) para la organización RAID50 suponiendo que los discos son el único componente que puede fallar. **Calcula** el valor de MTTF\_grupo con los datos proporcionados.

```
1 Grupo = RAID5 con 10 discos (N=10)

En RAID5 una vez que falla un disco, el sistema deja de funcionar cuando falla un segundo disco durante el tiempo de recuperación del disco averiado (MTTR)

MTTF_grupo = MTTF_disco/N x MTTF_disco/(N-1)xMTTR = MTTF_disco^2/10x9xMTTR = (10^5 horas)^2 / 10x9x10 horas = 111.11x10^5 horas
```

27 June 2022 8:13 am 6/8

COGNOMS:														
NOM:														

# Problema 4. (2.5 puntos)

Tenemos que implementar un servidor de páginas web usando algunos de los siguientes componentes:

- Procesador RISC superescalar fuera de orden (RISC) que consume 60W a una frecuencia de 2GHz.
- Procesador VLIW de ancho 4 (VLIW) que consume 20W a una frecuencia de 1 GHz. Al compilar, medimos que cada instrucción del VLIW (las llamaremos Iv) equivale en media a 3 instrucciones del RISC en cualquier parte del programa.
- Discos duros de 5TB, con un ancho de banda de 200 MBytes/s por disco y un consumo de 10W por disco.

El kernel del programa a ejecutar en el servidor tiene 3 fases diferenciadas:

- 1) Fase secuencial. Ejecuta 1,2x10<sup>9</sup> instrucciones dinámicas en el RISC.
- 2) Fase paralela de cálculo. Por simplicidad, supondremos que esta fase es **perfectamente paralelizable**. En esta fase se ejecutan en el RISC 2,4x10<sup>9</sup> instrucciones y se realizan 5x10<sup>9</sup> operaciones de coma flotante usando instrucciones SIMD. Esta es la única fase con operaciones de coma flotante del programa.
- 3) Fase de Entrada/salida La velocidad de esta fase está siempre limitada por el rendimiento del sistema de disco, y la cantidad de instrucciones que ejecuta se considera despreciable a efectos de cálculo. Todas las operaciones de disco son lecturas secuenciales.

Para estimar el rendimiento que podemos obtener, se realiza una ejecución secuencial del programa en un sistema (llamado SR) que dispone de un solo procesador RISC y un único disco. Una instancia del programa tarda 2s en ejecutarse. La fase 1 tarda el 20% de dicho tiempo, la fase 2 el 60% y la fase 3 el 20% restante.

a) Calcula el IPC (instrucciones por ciclo) en el SR de las la fase 1, la fase 2 y de todo el programa.

```
Fase 1: 0,4s -> 0,8E9 ciclos -> 1,2E9/0,8E9 = 1,5 Ins/ciclo

Fase 2: 1,2s -> 2,4E9ciclos -> 2,4E9/2,4E9 = 1 Ins/ciclo

Total: 4E9 ciclos -> 3,6E9/4E9 =0,9 Ins/ciclo
```

b) Calcula los MFLOPS efectivos de la fase 1, la fase 2 y de todo el programa en el SR.

```
MFLOPS F1=0
MFLOPS F2=5E9/1,2=4167
MFLOPS = 5E9/2=2500
```

Con el objeto de reducir el tiempo de ejecución del programa, se baraja la opción de substituir el procesador RISC por un sistema multiprocesador de 12 procesadores RISC idénticos al original, manteniendo igual el resto del sistema. A este sistema multiprocesador le llamaremos MPSR.

c) Calcula el máximo speed-up que podría conseguirse al ejecutar el programa con el MPSR en vez de en el SR.

Sea T el tiempo de ejecutar el programa en SR y T' el tiempo de ejecutar el kernel en MPSR en el caso de que no se pierda ningún tiempo en la sincronización (speed-up máximo).

T' = 0,2T + 0,6T/12 + 0,2T = 0,45T

Speed-up máximo= T/T'=T/0,45T=2,22

27 June 2022 8:13 am 7/8

Medimos el IvPC (instrucciones del VLIW, Iv, por ciclo) y obtenemos una medida para la fase 1 de 0,5 IvPC y para la fase 2 una media de 1 IvPC.

d) **Calcula** el tiempo de cada una de las tres fases del programa en el VLIW con un único disco (a esta configuración la llamaremos SV).

```
Fase 1 IPCeq= 0,5*3 = 1,5 -> 1,2E9 /1,5 /1E9 = 0,8 s

Fase 2 IPCeq= 1*3 = 3 -> 2,4E9 / 3 / 1E9 = 0,8 s

Fase 3 = 0,4 s (no varía)
```

El sistema de disco solo consume energía durante la fase 3 (los discos están apagados durante las fases 1 y 2). Sin embargo, al menos un procesador debe estar encendido durante todas las fases (incluida la fase 3).

e) **Calcula** la ganancia en energía al ejecutar una instancia del programa en el SV respecto el SR. Da el resultado en porcentaje.

```
ERISC = 60*0,4+60*1,2+70*0,4 = 24+72+28= 124 J

EVLIW = 20*0,8+20*0,8+30*0,4 = 16 + 16 + 12 = 44 J

G = 124/44 = 2,82 -> 182%
```

Decidimos evaluar la posibilidad de implementar dos sistemas multiprocesador, uno con procesadores RISC y otro con procesadores VLIW, ambos usando un RAID 01 de 10 discos. Por razones de coste, tenemos un límite de consumo instantáneo de 160 W. En cada fase se pueden apagar los componentes que no se usen, a excepción de 1 procesador que tiene que estar siempre encendido.

f) **Calcula** el número máximo de componentes del sistema multiprocesador en cada alternativa y la potencia media consumida en cada caso.

```
AR -> 2 RISC y 10 discos -> (0,4*60+(1,2/2)*120+(0,4/10) * 160)/1,04 = 102,4/1,04=98,46W

AV-> 8 VLIW y 10 discos -> (0,8*20+(0,8/8)*160+(0,4/10) * 120)/0,94 = 36,8/0,94 = 39,15W
```

27 June 2022 8:13 am 8/8