## Exercicis Tema 12

S'ha d'entregar un únic fitxer PDF que inclogui la solució que vosaltres proposeu als problemes plantejats. El fitxer PDF no te que ser necessàriament una solució feta per ordinador, pot ser una solució escrita a ma i digitalitzada. El PDF ha d'incloure una capçalera on s'indiqui el vostre nom i cognoms, i l'enunciat de cada pregunta abans de la vostra resposta.

## Exercici 1

Suposem que anul·lem les quatre instruccions d'accés a memòria del SISC Harvard unicicle. Especifica quin és el nou camí crític i calcula el temps de cicle mínim del processador SISC Harvard unicicle tenint en compte els següents retards per als components. Retards: And-2 20ut, Or-2 20ut, Not 10ut, biestables 100ut, la ROM de la UCG 90ut i els accessos a memòria I-MEM de 64KW i a un mòdul RAM de 32KB es de 800ut.

## Exercici 2

Calculeu el temps d'execució (en u.t.) dels següents programes SISA quan s'executen al SISC Harvard unicicle i multicicle. Obteniu el percentatge d'augment de la velocitat d'execució al multicicle comparat amb la del unicicle, per cada programa (és a dir, calculeu P per a que sigui certa la frase: el programa s'executa un P % més ràpid al computador multicicle que al unicicle).


Nota: Per aquest exercici el temps de cicle és de 3.000 u.t. pel computador unicicle mentre que al multicicle es de 750 u.t. En el multicicle les instruccions d'accés a memòria s'executen en 4 cicles i la resta en 3.

Suposeu que el contingut de la paraula de la adreça 0x1000 conté el valor 43. Multicicle UNICICIE a) R0, 0x00 MOVHI RO, 0x10 LD R1, MOVI R3. MOVI R4. 0x01 MOVI R5, MOVI R6. R1, AND R2, R3, ADD R3, R1, SHL R1, R5, ADDI R5, BNZ OUT 3. R3 b) 88c1cl0S 87 de 3 i 1 de 4 MOVI RO, 0x00 MOVHI RO, 0x10 LD R1, 0(R0) 19875001 MOVI R3, 0 MOVT R4, 0x01 Unicicle -> 31 cicles x 3000 of= MOVI R6, -1 AND R2, R1, R4 ~ Muthicicle → 30 de 3 i 1 de 4 = 70.500 ot ADD R3, R3, R2 SHT. R1, R1, R6 BNZ R1, -4 OUT 3, R3 = 1/3191 = 31/91% més Vapid

## Exercici 3

Redissenyeu el bloc SISC Harvard Multicicle CONTROL per a que el computador funcioni correctament d'acord amb les següents restriccions de disseny:

 Que el circuit sequencial del bloc SISC Harvard Multicicle CONTROL encarregat de saber quin és l'últim cicle d'execució de cada instrucció, per modificar durant aquest cicle l'estat del computador, sigui substituït per un altre circuit sequencial amb el següent graf d'estats, que té dues sortides: c3 que indica el cicle en què han de modificar l'estat les instruccions ràpides i c4 en el que ho han de fer les lentes.



- 2. Que aquest graf d'estats s'implementi amb el mínim nombre de biestables i dues memòries ROM.
- Que no es modifiqui el bloc que es troba a l'interior del SISC Harvard Multicicle CON denominat SISC Harvard Multicicle LOGIC CONTROL.
- 4. Que la resta de lògica es realitzi amb el mínim nombre de portes lògiques Not, And-2 i Or-2.

