

**IMPORTANTE leer atentamente antes de empezar el examen:** Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.

## Problema 1. (3 puntos)

Disponemos de un procesador de señal (DSP) que ejecuta el siguiente kernel (obsérvese que es un bucle infinito). Las variables cambian de valor en cada iteración ya que están mapeadas a diversos sensores/actuadores que las actualizan constantemente. Por ello deben leerse y escribirse en cada iteración.

```
while (true) {
    A=(F+B*C)-(D*E);
}
```

Las dos alternativas de las que disponemos son un procesador de tipo Acumulador y otro de tipo Memoria/Memoria. La descripción del ISA de ambos procesadores es la siguiente:

		Acumulador		Memoria / Memori	a
Tipo ins.	Opcodes	Ejemplo	Operación	Ejemplo	Operación
Aritmética	add, mul, sub, div	sub A	ACC=ACC-A	sub A, B, C	C=A-B
Memoria	load,store	load A	ACC=A		
Salto	br	br Loop	PC=PC+despl	br Loop	PC=PC+despl

El siguiente código muestra la traducción a ensamblador del procesador Memoria/Memoria del kernel anterior. NO es posible optimizar el código haciendo loads/stores fuera del bucle dado que los datos son distintos en cada iteración.

```
Loop:

mul D,E,r1

mul B,C,r2

add F,r2,r2

sub r2,r1,A

br Loop
```

a)	Traduce el bucle a ensamblador del procesador Acumulador usando el menor número de instrucciones posible.
	Podéis usar variables temporales tmp1, tmp2, si lo necesitáis. Escribid cuantas instrucciones dinámicas se
	ejecutan en cada iteración del bucle

Sabemos que la memoria de instrucciones es el cuello de botella del sistema y por tanto el rendimiento del procesador estará únicamente limitado por el ancho de banda con dicha memoria. La memoria de instrucciones es capaz de ofrecer, para el kernel anterior, un ancho de banda sostenido de 18 GB/s. Cada instrucción del procesador Acumulador ocupa 4 bytes y cada instrucción del procesador Memoria/Memoria ocupa 8 bytes.

Justifica cuantitativamente cuál es el procesador capaz de ejecutar el código más rápidamente y calcula cuál es su

ganancia con respecto al más lento para el código dado (Pista: calculad cuántas iteraciones por segundo pue hacer cada procesador).	de


Este DSP está conectado a una memoria principal formada por 1 DIMM de memoria DDR con 8 chips de 1 byte por DIMM y cada chip contiene un único banco. La latencia de fila es de 3 ciclos, la latencia de columna es de 2 ciclos y la latencia de precarga es de 1 ciclo.

A la memoria DDR se realiza la siguiente secuencia de 3 accesos en los que se lee un bloque de 64 bytes en cada acceso: página X, página Y

El sistema tiene un controlador de memoria que no cierra la página después de cada acceso. En caso de que un acceso se realice sobre una página abierta, no es necesario abrirla. Sin embargo si el acceso se realiza sobre una página distinta, tenemos que cerrar la página anterior y abrir la página que se desea acceder.


Para indicar la ocupación de los distintos recursos utilizaremos la siguiente nomenclatura:

- AC: ciclo en que se envía el comando ACTIVE
- RD: ciclo en que se envía el comando READ
- PR: ciclo en que se envía el comando PRECHARGE
- @F: ciclo en que se envía la dirección de fila
- @C: ciclo en que se envía la dirección de columna
- D: transmisión de un paquete de datos
- c) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **1 banco** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



Una mejora adicional consiste en usar chips con múltiples bancos cada uno, de forma que solo se cierra página si accedemos a una página distinta a la abierta en el mismo banco. Sabemos que las páginas X e Y se encuentran en bancos distintos.

d) **Rellena** el siguiente cronograma, indicando la ocupación de los distintos recursos del sistema con **2 bancos** por chip (inicialmente no hay ninguna página abierta), de forma que la secuencia se realice en el número mínimo de ciclos:



COG	NOMS:																								
	NOM:																								
Prob	olema :	<b>2.</b> (3,!	5 pur	ntos)																					
llama la m instr	emos u aremos emoria uccione noria de Calcula	proce de in s que dato	esado struce real s. Toc	r <b>SIN</b> cione izan las la	l. En es co 1 ac es ins	med omo cceso struc	lia, las la de a mo cione	s instr datos emori s acce	ucci s). Ei a de eden	ones n est e dat a la	tie e p os mei	nen roce y ur mor	un sad 20 ia d	CPI of or, e % do e ins	de 18 ejecu e las truc	31 c itan ins cior	iclos nos struc nes.	/ins un c	tr (ir :ódig nes c	ncluy go qu que i	enc ie t	do ta iene	anto un	el aco 10% (	eso a de las
EI CP	'l del pr	ocesa	dor si	la m	emo	oria fi	uera i	deal (	1 cic	lo de	acc	ceso	sier	mpre	e), es	de	1 cio	:lo, a	ı est	e pro	 oces	ado	r lo	llamar	emos
b)	Calcula	la pe	enaliza	ación	por	acce	eso a	memo	oria	del p	roc	esac	dor s	SIN r	espe	ecto	al II	DEA	L.						
instr instr (sien cach Para	ingeniei uccione ucción npre ac es. La t simplif	s y ur son ac ertam asa de icar el	na cac cierto nos er e fallo l prob	che d en c n la c os de olema	e da ache ache la ca a, asi	tos. e, es e) es ache umir	La late ta se de 1 de in que e	encia ejecut ciclo. strucc en el p	de a ta co El t cione proce	icces on un iemp es es esado	o a n CP oo d de or <b>C</b>	las d I de le pe un 1	ach 1 cenal enal 10% tode	es e omo izaci . A e os lo	s de en e ón e ste p s aco	1 ci el p en c oroc ceso	clo. roce aso esac os a	Si to sado de f dor l dato	odos or <b>ID</b> allo o lla os so	los a EAL, es de mare n lec	acce po e 60 emo	esos r lo O cic os pi	que que :los ¡	realiz el CPI para a	a una ideal mbas
<u>c)</u>	Calcula	i ei Cr	riuei	ргос	esau	ioi C	ON ei	Trunc	LIOIT	ue ia	tas	a ue	: Tall	os u	ета	Cac	ile u	e ua	tos (	<u>.\</u>					
el re	o tener ndimie que en	nto de	esead	o. En	nue	estro	caso	quere	emo	s que	e es	te c	ódig	go se	e eje	cute	e 10	vec							
d)	<b>Calcula</b> proces									ache	dat	os p	ara	que	el c	ódi	go se	e eje	ecute	e 10 ·	vec	es m	nás r ——	rápido	en el

Después de un largo debate entre los ingenieros, la cache de datos implementada es write-through y write-no-allocate. Esta cache tiene una tasa de fallos de 0,2 tanto para lecturas como para escrituras. La tasa de fallos de la cache de instrucciones continua siendo de un 10%. Todas las instrucciones tienen un consumo base de 10nJ. Además, si acceden a cualquier cache tiene un consumo por acceso (escritura o lectura) de 30nJ. Un acceso (tanto de bloque como de palabra) a la memoria principal de datos consume 400nJ. En el código analizado, un 40% de los accesos a memoria de datos son escrituras. A este procesador lo llamaremos procesador **WT**.

e) Calcula la ganancia en energia por instrucción del procesador WT respecto al procesador SIN.
El procesador <b>WT</b> funciona a una frecuencia de 2GHz y tiene un CPI de 13 ciclos/instrucción.
f) Calcula la potencia en Watios del procesador WT si la frecuencia de operación es de 2GHz
Debido al impacto en el rendimiento de los accesos a memoria principal, los diseñadores quieren introducir un buffer de escrituras entre la cache de datos y la memoria principal. Este buffer funciona como una cola y va guardando <b>todas</b> las escrituras que se realizan. Una vez se escribe en el buffer, el procesador sigue ejecutando el código (no se espera a que se escriba en memoria). Cuando la memoria está libre, el buffer escribe en la memoria principal. En el caso de una lectura de la memoria principal, primero se mira si los datos están en el buffer, si no lo están, se accede -después- a la memoria principal. Para simplificar el problema asumiremos que el buffer no se llena nunca y por tanto el procesador no se bloqueará por falta de espacio en el buffer. A este procesador lo llamaremos <b>BUFFER</b> .
Sólo un 10% de las lecturas encuentran el dato en el buffer. Cada acceso al buffer (lectura o escritura) consume 50nJ.
g) Calcula la energía media por instrucción del procesador BUFFER:
h) Calcula la latencia máxima en ciclos del buffer para que el procesador BUFFER sobrepase los 165 MIPS.

606110146																										٦
COGNOMS:																										╛
NOM:																										
i voivi.																										
Drobloma	<b>)</b> (2 E i	oun:	toc)																							
Problema									_									D.C.4								
Queremos core y un so						-		_														-			_	
que el prog								_					Cita	******	ciico	CjC	cuta	iiido	10 0	piice	icio		CII	CI y	VCIIIC	,,
• Fase 1, c	Fase d	e Le	ctur	a. e	en el	l aue	lee	e un	blo	oaue	e de	dat	os o	de 3	300	GB	del	disc	o D	alm	ace	nado	o er	pos	icione	25
consecutiva						-				-										•				P		
• Fase 2, o	Fase de	Cálc	ulo,	en e	el qu	ie se	rea	lizar	ո 45	5·10 <sup>1</sup>	<sup>12</sup> or	era	cion	es d	le co	oma	flot	ante	. El	PC1	eje	cuta	est	a fas	e a ur	ıa
velocidad d	e cómpu	uto c	le 3	GFL	OPS.																					
En todo el p	roblem	a, no	van	nos	а со	nside	erar	los	tier	npo	s de	bús	que	da n	i lat	enci	ia de	los	disc	os.						
a) <b>Calcul</b>	<b>a</b> el tiem	ogr	de ei	ecu	ción	de la	as F	ases	de	Lect	tura	v Cá	ilcul	o, v	el ti	iemı	oo to	otal	de la	a apl	icac	ión	en e	l PC:	l.	
,		•										<u>,                                     </u>														٦
Con el obje	to de re	duci	r el t	iem	סמר	del pi	rogr	ama	a. se	e bai	raia	la o	oció	n de	e sus	stitu	ir el	pro	cesa	dor	del	PC1	noa	uns	sistem	ıa
multiproces					-	-	_				-							-					-			
que debido	a la para	aleliz	zacić	n de	el có	digo	est	aren	nos	intr	odu	cien	do u	ına s	sobr	ecai	ga p	or la	a sin	cror	iizad	ción	nec	esari	a enti	e
procesos. E	stimamo	os qu	ıe la	sob	reca	arga i	ntro	oduc	cida	sera	á de	<b>15</b> s	egu	ndo	s po	r ca	da p	roce	esad	or q	ue s	se ar	ĭada	١.		
b) <b>Calcul</b>	<b>a</b> el núm	nero	idea	ıl de	e pro	cesa	dor	es q	ue	debe	ería <sup>·</sup>	tene	er el	PC2	2 pai	ra ol	bten	er u	na g	gana	ncia	má	xim	а. <b>Са</b>	lcula	ia
_	cia obte						-					que	una	ma	nera	a de	obt	ene	r el	máx	imo	de	una	fun	ción e	şS
encon	trar la p	rime	ra d	eriv	ada,	igua	lar	a 0 y	re:	solve	er)															_
																										لـ
Después de									-		-							-	-						-	
junto al dis										-		nare	mos	PC:	3. Er	n est	te si	sten	na, c	alcu	lam	os q	lue l	a apl	icació	n
completa se	-					-						_														
Sabemos q															ione	es es	státi	cas	y ej	ecut	a 60	0.10	<sup>12</sup> ir	stru	ccione	şS
dinámicas,	de las cu	ıales	50∙∶	1012	son	inst	ruco	cione	es c	le co	ma	flota	ante													
	<b>a</b> los MI % de inst	-									-			-	_							-	e es	te ej	ecutai	·á
G11 20	5 GC 11131			JJ 111	.65 (	C11 10	143	c ac	cai	Jaio	, 163	Pec	a	. , С	<u> </u>		<i>-</i> 4 10	ا ۱۱۱ د	J. 01	.,200	.011.	•				٦

Otra opción que se ha barajado para mejorar el rendimiento del sistema PC1 es añadir un RAID de discos en lugar del disco duro D. Un RAID nos permite paralelizar la Fase de Lectura, ya que en esta fase hay suficientes accesos para saturar el ancho de banda de todos los discos, además de añadir un mecanismo de tolerancia a fallos en disco. Para ello, disponemos de 6 discos iguales con ancho de banda de 200 MB/s y un sistema RAID que puede configurarse como RAID 10 o RAID 5.

d)	<b>Describe</b> las principales características de cada uno de estos sistemas RAID, dibujando un esquema de cómo se distribuyen los datos y especificando el tipo de entrelazado, el porcentaje de información redundante, el número de discos que han de fallar para que el sistema deje de ser operativo, el ancho de banda <b>máximo</b> de las lecturas y el ancho de banda <b>máximo</b> de las escrituras.  NOTA: Considerad el mejor de los casos entre accesos secuenciales y aleatorios.
	TO THE COMMUNICATION OF THE CO
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
	· · · · · · · · · · · · · · · · · · ·
Deci	idimos configurar el sistema de discos como <b>RAID 5</b> y montarlo en el PC3. A este sistema le llamamos PC4.
e)	Calcula la ganancia al ejecutar el programa P en el PC4 respecto al PC1.