计算机组成原理试题

1. 填空题 : 把正确的答案写进括号内

(1)

```
(2) X=-0.1001 [X]_{\mathbb{R}}=(1\ 1001) [X]_{\mathbb{H}}=(1\ 0111) [-X]_{\mathbb{H}}=(0\ 1001) Y=0.0101 [Y]_{\mathbb{R}}=(0\ 0101) [Y]_{\mathbb{H}}=(0\ 0101) [-Y]_{\mathbb{H}}=(1\ 1011) [X+Y]_{\mathbb{H}}=(1\ 1100)
```

 $(0.21)_{10} = (0.0011)_2 = (0.14)_8 = (0.3)_{16}$

- (3) 在一个二进制编码的系统中,如果每个数据同一位上的符号"1"都代表确定的值,则该编码系统属于(<mark>有权码</mark>),该值被称为这个数位的(<mark>位权</mark>),计算一个数据表示的十进制的值时,可以通过把该数据的所有取值为 1 的(数位的位权)累加求和来完成。
- (4) 原码一位乘的实现算法是把相乘二数的(绝对值)相乘求得积的(绝对值),对相乘二数的符号执行(异或)求得积的符号,故上题中的2个数 X 和 Y 的乘积等于(-0.00101101)。
- (5) 在完成检错纠错功能的海明码的编码方案中,对 8 位的数据位,要求它能检查出 并改正 1 位错误,也能发现 2 位错误,则要使用(5)位校验码,此时的最小码距 为(4)。最小码距是指从一个合法码变为另外一个合法码时(最少)要改变几个 二进制位的状态,最小码距又可以简称为(码距)。
- (6) 在计算机系统中,地址总线的位数决定了内存储器(<mark>最大的可寻址</mark>)空间,数据总 线的位数与它的工作频率的乘积(正比于)该总线最大的输入/输出能力。
- (7) 使用阵列磁盘可以比较容易地增加磁盘系统的(<mark>存储容量</mark>),提高磁盘系统的(<mark>读</mark> 写)速度,能方便地实现磁盘系统的(<mark>容错</mark>)功能。
- (8) 对西文输出的字符设备,在计算机的内存储器中存储的是字符数据的每个字符的(ASCII)码,输出(包括显示或打印)的则是每个字符的(字形),设备中的字符发生器的主要功能是解决从字符的(ASCII)和字符的(字形)间的对应关系。

2. 选择题 : 把正确的选择 ABCD 等写在给出的供选择的回答文字之处

(1) 在教学计算机中,用多片静态存储器芯片构成完整的内存储器部件时,实现 ROM 存储区时,是在相应的器件插座上插上(A)芯片,实现 RAM 存储区时,是在相应的器件插座上插上(B)芯片;实现容量扩展时,是把相关存储器芯片的(C)线每一对应的引脚连接在一起,用(D)信号区分其中每个存储器芯片的所处的地址范围;把地址总线的(E)部分送到地址译码器完成译码以产生内存储器芯片的片选信号,这个地址译码器仅在执行内存(F)期间才允许执行译码功能。地址总线的(G)部分直接连接到内存储器每个芯片的(H)线引脚,用于选择每个芯片内的不同的存储单元。同一个内存储器读写命令(M)接到一个内存储器每个 RAM 芯片的/WE 管脚。

	C□数据	A □ROM	H□地址	M□可以	□读	D□片选	□读	
	<mark>B</mark> □RAM	□不可以	E□高位	G□低位	□控制	F□读/写	□运行	
(2)	在教学计算标总线连接在信号冲突。只行(C)来符A□读□地址 在计算机硬件性能,其中处例如(E),	机中,串行接一起,因此一串行接。 一次一次。 一次序 件系统总线的: 上理机总线的: 而慢速 IO 总:	口芯片的数时存储器到底 字储器到底 写。 CU步的的冲流 总行脉冲换频	据线与内存 对这两种芯 轮到谁运行 B□ 指令 □ 过程 比单 总线的 率 (F),例	下储器芯片 运片执行(正),是由和 □读/ [©] □结构(C),PC □ ISA 总	的数据线 A),否则 呈序中的 □控行 写 □状; 提供(A) 提供(A) 线的脉冲	通过外部]会造成数 (B) 和指 制态) 的输入/ 脉冲频率(¹ ¹ ¹ ¹	据线执输D),
(4)	C□66MHz 在计算机硬作用它计算出规存储器时, 拟存储器时, 用以访问一 B□有效地址	□不可比 B□ z 或更高 E□ 件系统中,在结果的送到内存 程序的指令 个存储器单元 止 □虚拟地	33MHz □ 指令的操作。用以访问一中使用的是的地址被称此址。A□形	1000MHz 数地址字段 · 个存储器单 · 存储器的(· 次)(D); · 式地址	G 8.33M 中所表示 单元的地址 (C), 经过 文件地址	Hz □ · 的内存地。 · 比被称为(· 地址变换 · D□物)	4.77MHz 址被称为((B); 在讲 点后得到的 理地址	解虚可以
回答								
(1)	验人员选择:	机中,设计者 其中若干条自 。请回答:你 经实现的指令	己来设计指 在设计与实	6令格式、功 现自己的指	的能和执行 6令过程中	流程,并	在教学计	算机
例	□ 对新i 检查中断 □ 节拍; 有指令的	相同,至少不 设计的指令, 请求等共用按 发生器可能需	下能相互冲突 只实现其流 操作部分使厚 等要变化或修	受; 冠程中具体抗 用在已有指 ^尽 强改,例如增	九行步骤的 令中提供的	力控制信号 内控制信号	号,读取指 号 ;	令、
(2)	回答读CACI	IE存储器的过	过程,与读内	存储器的过	上程有哪些	不同的方	面?为什	么?

3.

部分的内容,匹配,则该单元数据的内容就是被读内容; 读 CACHE 存储器读内存储器的速度比快,是由于二者使用的芯片速度不同造成的; 这是因为两种存储器的组成和工作原理不完全相同,CACHE 是用关联存储器原理运

读 CACHE 存储器,按一定的地址变换方式给出 CACHE 地址,并检查地址标志字段

读内存储器,是给出内存储器的地址,直接读出选中单元的内容即可;

行的;

- 读 CACHE 存储器比读内存储器的速度比快,是由于二者使用的芯片速度不同造成的。
- (3) 给出浮点数在计算机内的表示格式。应该按什么原则来分配浮点数的阶码的位数和 尾数的位数才比较合理?通常所说的机器零的编码是什么?

浮点数在计算机内的表示格式: 1 位尾数符号,后跟 m 位阶码,再跟 n 位尾数数值; 其位数分配原则,既要保证足够大的表示范围(由阶码位数决定),又要有足够的数据精度 (由尾数位数决定)。通常所说的机器零的编码是浮点数所有各位全是 0。

(4) 在计算机系统中,使用直接存储器访问的目的是什么?在采用总线周期"挪用"方式把外围设备传送来的一个数据写进内存储器的一个单元的期间,CPU可能处于何种运行方式?对采用直接存储器访问的外围设备,要给出中断请求功能吗?为什么?

既要提高高速外围设备与计算机主机(内存储器)之间传送数据的速度,又要降低数据入出对 CPU 的时间开销;

在采用总线周期"挪用"方式把外围设备传送来的一个数据写进内存储器的一个单元的期间, CPU 可能处于等待使用总线的状态(与 DMA 竞争使用总线而且未取得总线使用权),或正在正常执行程序(未遇到与 DMA 竞争使用总线的情况);

对采用直接存储器访问的外围设备,也要给出中断请求功能,因为一次数据传送可能要多次(每次传送一批数据)起动 DMA 传送过程才能完成,没传送完一批数据,DMA 卡要送中断请求信号给 CPU;