

2010 年《计算机组成原理》考题参考解答

一、填空。

1. 单精度浮点数的 exp 有 8 位, frac 有 23 位。

写成二进制数 $(254)_{10} = (11111110)_2 = (1.1111110)_2 \times 2^7$

阶码 $E=7$, $\text{exp}=E+\text{bias}=7+127=134=(10000110)_2$

故 -254 表示成 IEEE 754 为 1 10000110 11111100...0

2. 0x69; 0xCE21; 0xD99E。直接计算即可。

3. 该指令为 BEQZ R0 -4, 故执行后地址减去 4, 为 0105H。注: 这里的 H 表示 hex, 0105H 即 0x0105。

4. 立即数寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址寻址、堆栈寻址、相对寻址。

5. 保存断点; 判中断源, 转中断服务; 执行中断服务程序; 恢复断点; 返回断点。见 Lecture 41。

二、单项选择。

1. D。提高 CPU 时钟频率会使机器执行指令的运行速度更快, 对程序进行编译优化可以有效地减少指令条数, 优化数据通路结构可以改进某些指令的运行效率, 三者都有利于缩短程序的执行时间。

2. C。需要使 $2^{r-1} \geq k + r$, 当 $k = 8$ 时, $r \geq 5$ 。

3. D。其他三个寄存器程序员不能访问, 但有的机器会选用一个通用寄存器作为 PC, 相对寻址是选用运算后 PC 中的内容作为指令转移的目标地址。

4. A。CPU 内部的控制存储器, 见 Lecture 24。

5. C。多周期是指多个周期完成一条指令, 周期数因指令而异。

6. B。Cache 由硬件实现, 对系统程序员透明。

7. A。SRAM 无需更新, 一般来说用 DRAM 作内存, SRAM 作 Cache。

8. D。包含性原则, 在高层次的存储设备中命中, 必然也在低层次的存储设备中命中。

9. B。链式询问, 从离总线仲裁器最近的设备开始询问。

10. C。 $100 \times 10 \times 128 \times 512\text{B} = 62.5\text{MB}$ 。

三、预处理、数据传输、后处理。详见 Lecture 41。

四、判断。

1. 对。

2. 错。当价格不变时, 集成电路上可容纳的元器件的数目, 约每隔 18-24 个月便会增加一倍, 性能也将提升一倍。这里说频率翻一番是不准确的。

3. 错。PCI 总线属于并行总线, 所有设备共享带宽; PCI Express 属于串行总线, 每个传输通道独享带宽。

4. 对。注: “ $\times \times$ 相关” 就是 “ $\times \times$ 冲突” 的意思。

5. 错。二者检错能力一致, 只是 RAID5 把校验位分布在每个硬盘上, 均衡负载。

6. 错。程序是一系列机器指令的有序集合; 微程序是一系列微指令的有序集合。

7. 错? 乘法可以不在硬件上实现, 而在软件上实现。

8. 对。

9. 错。旁路减少的是数据冲突。

10. 对。

11. 对。

12. 错。一般来说虚页比实页多。

13. 对。Blu-ray 采用蓝光, DVD 采用红光, 蓝光的波长比红光短。

五、 $1024 \times 768 \times 24 \times 85 \times 2 = 3060\text{M}/8 = 382.5\text{MB/s}$ 。

六、答案如下:

A	B	C	D	E	F	G	H	I
9	9	6	512	9	13	7	12	12

分析：

Cache 块大小 64B，故需要 6 为块内地址，而每个块数据本身是 **512 位**。64KB 的 Cache，两路组相联，共有 $64KB/64B/2=512$ 个索引，故需要 9 位索引。标记位为 $24-9-6=9$ 位。TLB 每页 4KB，故页内地址需要 12 位。TLB 共 256 项，两路组相联，共有 $256/2=128$ 个索引，故需要 7 位索引。标记位为 $32-7-12=13$ 位。对于 TLB 来说，把虚页号转换为实页号时，物理地址和虚拟地址的低 12 位均为页内地址，**故实页号为 $24-12=12$ 位，其标记位有几位？**