2016年《综合课程设计 2-1》课程实验报告(第一类实验)

实验题三:在 FPGA 芯片内用图形设计方法 实现一个 8 位循环右移寄存器

姓名: 王科

学号: 1310583

专业: 计算机科学与技术

完成日期: 2016/3/18

目录

-,	实验内容	2 -
二,	实验原理	2 -
	1. 八位循环右移寄存器	2 -
	2. 74174 芯片的介绍	2 -
	3. 使用两片 74194 四位双向移位存器构造 8 位循环右移寄存器	3 -
三、	实验步骤	3 -
	1. 使用 quartus 设计电路图	3 -
	2. 观察 FPGA 电路板,将输入输出端口进行引脚绑定	4 -
	3. 电路连接示意图	5 -
	4. 实验结果	5 -
四、	实验程序	8 -
Ŧī.	实验总结	_ 9 _

一、 实验内容

该移位寄存器的初值来自用户实验板的数据总线,由 VC 测试程序设定,每按一次回车键,右移一位。将该移位寄存器的输出接用户实验板的 LED 显示模块,以便观察运行情况。

二、 实验原理

1. 八位循环右移寄存器

在数字电路中,移位寄存器(英语: shift register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后每个时间脉冲依次向左或右移动一个比特,在输出端进行输出。这种移位寄存器是一维的,事实上还有多维的移位寄存器,即输入、输出的数据本身就是一些列位。实现这种多维移位寄存器的方法可以是将几个具有相同位数的移位寄存器并联起来。移位寄存器不仅能寄存数据,而且能在时钟信号的作用下使其中的数据依次左移或右移。8位循环右移寄存器就是将数据每次右移过后最左端出现的空缺用最右端移除的数补上。

2. 74174 芯片的介绍

74194 是 4 位双向通用移位寄存器, 其输入输出关系为:

TRUTH TABLE

	INPUTS									OUTPUS			
CLEAR	MODE		CLOCK	SERIAL		PARALLEL			QA	QB	QC	OD	
	S 1	S0	CLOCK	LEFT	RIGHT	Α	В	С	D	WA	WD	W.C	QD
L	Х	Х	Х	Х	Х	Χ	Х	Х	Х	L	L	L	L
Н	Х	X	1	Х	Х	Х	Х	Х	Х	QA0	QB0	QC0	QD0
Н	Н	Н		Х	Х	а	b	С	d	a	Ь	C	d
Н	L	Н		Х	Н	Х	Х	Χ	Х	Н	QAn	QBn	QCn
Н	L	Н		Х	L	Х	Х	Х	Х	L	QAn	QBn	QCn
Н	Н	L		Н	Х	Х	Х	Х	Х	QBn	QCn	QDn	Н
Н	Н	L		L	Х	Х	Х	Х	Х	QBn	QCn	QDn	L
Н	L	L	Х	Χ	X	Х	Х	X	Х	QA0	QB0	QC0	QD0

X: Don't Care : Don't Care

a ~ d : The level of steady state input voltage at input A ~ Direspectively

QAO~ QD0 : No charge

QAn~ QDn : The level of QA, QB, QC, respectively, before the instrucent positive transition of the clock.

由表可知,在 S1、S0 为 H、H 的情况下,CLK 上升沿来时,74194 进行并行输入。由表还可看出,假定 QD 为最高位 (通常如此),则在 S1、S0 为 H、L 的情况下,CLK 上升沿来时,寄存器右移一位,最高位的状态取决于 SLSI(左端串行输入)的电平;而在 S1、S0 为 L、H 的情况下,CLK 上升沿来时寄存器左移一位,最低位的状态取决于 SRSI(右端串行输入)的电平。通常清除端 CLRN接高电平,在进行电路设计时直接连 VCC 即可。

3. 使用两片 74194 四位双向移位存器构造 8 位循环右移寄存器


使用两片 74194 芯片,将其中的一片的数字最低位作为另一片的 SLSI 端,这样就可以在 74194 的右移模式下实现 8 位的循环右移。并且使用一个 74273 芯片构造一个无条件输出端口,负责控制 74194 的 s0、s1 信号,选择不同的模式。最后再用 74138 芯片构造译码电路,分别将两个片选端接至 74194 和 74273 的c1k 端以达到片选的目的。

三、 实验步骤

1. 使用 quartus 设计电路图

构造一个无条件输出电路(74273)用来控制 74194 的 s0、s1 信号,以达到可以选择 74194 的工作模式的目的,例如一开始需要并行输入,后来需要右移;使用两片 74194 构造一个 8 位的循环右移寄存器,将其中的一片的数字最低位作为另一片的 SLSI 端,这样就可以在 74194 的右移模式下实现 8 位的循环右移;再使用 74138 构造译码电路,使得可以分别对无条件输出电路和 8 位循环右移寄存器电路进行控制。

其设计电路图如下:




2. 观察 FPGA 电路板,将输入输出端口进行引脚绑定

根据 FPGA 电路板上空闲的剩余引脚,在这次实验中个输入输出端对应的引脚号如下表:

		Node Name	Direction	Location	I/O Bank	Vref Group	I/O Standard	Reserved	Group	Current Strength
1	□	A	Input	PIN_99	3	B3_N0	3.3-V LVTTL (default)			24mA (default)
2	■	В	Input	PIN_100	3	B3_N0	3.3-V LVTTL (default)			24mA (default)
3	■	С	Input	PIN_101	3	B3_N0	3.3-V LVTTL (default)			24mA (default)
4	□	D0	Input	PIN_144	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
5	□	D1	Input	PIN_143	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
6	□	D2	Input	PIN_141	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
7			Input	PIN_139	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
8		D4	Input	PIN_137	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
9		D5	Input	PIN_136	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
10		D6	Input	PIN_135	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
11		D7	Input	PIN_134	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
12		IOW	Input	PIN_91	3	B3_N0	3.3-V LVTTL (default)			24mA (default)
13			Output	PIN_133	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
14			Output	PIN_132	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
15		Q2	Output	PIN_129	2	B2_N1	3.3-V LVTTL (default)			24mA (default)
16		Q3	Output	PIN_126	2	B2_N0	3.3-V LVTTL (default)			24mA (default)
17	•		Output	PIN_125	2	B2_N0	3.3-V LVTTL (default)			24mA (default)
18			Output	PIN_122	2	B2_N0	3.3-V LVTTL (default)			24mA (default)
19		Q6	Output	PIN_121	2	B2_N0	3.3-V LVTTL (default)			24mA (default)
20	•	Q7	Output	PIN_120	2	B2_N0	3.3-V LVTTL (default)			24mA (default)
21		< <new node="">></new>								

将引脚绑定后的电路图如下:



3. 电路连接示意图

连接实验箱与 FPGA 电路板上电路:

- ▶ 将 FPGA 板上的 PIN_134~PIN_144 (DO~D7) 接到实验箱的数据总线 XDO~XD7 上;
- ▶ 将 FPGA 板上的 PIN 120~PIN 133(Q0~Q7)接到 FPGA 电路板的 LED 灯上;
- ▶ 将 FPGA 板上的 PIN_99 (A)、PIN_100 (B)、PIN_101 (C) 接到实验箱的地址总线的 XA1、XA2、XA3 上:
- ▶ 将 FPGA 板上的 PIN_91 (IOW) 接到实验箱的系统总线的写信号 (IOW#)上。

对应端口连接表								
说明	引脚	说明	引脚					
FPGA 板的输入数	PIN_134~PIN_144	实验箱的数据总	XDO~XD7					
据端口(D0 [~] D7)		线						
FPGA 板的输出数	PIN_120~PIN_133	FPGA 电路板 LED	L0~L7					
据端口(Q0~Q7)		灯						
74138 的输入端	PIN_99、	实验箱的地址总	XA1、XA2、XA3					
A, B, C	PIN_100、PIN_101	线						
FPGA 板上的片选	PIN_91	实验箱的系统总	IOW#					
信号		线的写信号						

4. 实验结果

由于片选电路无条件输出电炉选通地址是(0x3002),则在数据总线上读取数据时地址是(0X3002),代码如下:

unsigned int port_273=0x3002; //无条件输出电路的选通地址

8位循环右移寄存器的选通地址是(0x3008),代码如下:

unsigned int port_194=0x3008; //8 位寄存器的选通地址

首先控制 74273 给 s0、s1 送 "11" 信号,控制 74194 进行并行输入原始数据,代码如下:

outp(port_273,0xff); //选通 74273, 给 s0、s1 送 "11" 信号, 控制 74194 进行并行输入

outp(port_194,data); //给 74194 送原始数据

然后控制 74273 给 s0、s1 送 "10"信号,控制 74194 进行右移模式,代码如下:


outp(port_273,0x02);//选通 74273, 给 s0、s1 送 "10" 信号, 控制 74194 进行右移

实验时由于编译环境的原因,我的机器上始终不能使用 scanf()函数,所以使用了延时函数代替从键盘按下回车来进行右移一位的操作,具体实现代码如下:


```
while(1)
{
    outp(port_194,0); //提供 clk 信号,循环右移一位
    delay(20); //延时一段时间
}
```

实验时(以原始数据 data=7 为例),一开始是最右边的三个 LED 灯亮,然后三个小灯点亮的位置循环右移。实验结果见下图:

实验箱上电路连接图如下:



FPGA 电路板与实验箱的总体接线图如下:



四、 实验程序

整个实验所用的程序如下(附件"项目测试程序.txt"):

```
#include <stdio.h>
#include <stdlib.h>
#include <conio.h>
#include <bios.h>
#include <ctype.h>
#include <process.h>
// 延时函数
void delay(int time)
   int i;
   long j;
   for(i=0;i \le time;i++)
       for(j=0;j<=0x400000;j++)
       { }
   }
   return;
}
void main()
   unsigned int data=7; //input your data hare!
   unsigned int port_273=0x3002; //无条件输出电路的选通地址
   unsigned int port_194=0x3008; //8 位寄存器的选通地址
   outp(port_273,0xff); //选通 74273, 给 s0、s1 送 "11" 信号, 控制 74194 进
行并行输入
   outp(port_194,data); //给 74194 送原始数据
   outp(port_273,0x02); //选通 74273, 给 s0、s1 送 "10" 信号, 控制 74194 进
行右移
   while(1)
       outp(port_194,0); //提供 clk 信号, 循环右移一位
       delay(20); //延时一段时间
   }
}
```

五、 实验总结

这次的 8 位循环右移寄存器实验是一个比较综合的无条件输出和寄存器实验,由于机器和自己不熟练等等各方面的原因,我花了两次实验课才做完了这次的实验,但是仍然没有找到解决 scanf ()的问题,这可能是编译环境的原因,我是用了延时函数代替的从键盘上输入回车。

通过这次实验使我对于总个电路加深了理解,为以后的电路设计打下了基础,在不断调 bug,解决 bug 的过程中,也总结出了一些经验,比如设计电路可以从简单的开始设计,然后在一步一步的添加更多的功能,比如这次的实验先构造一个无条件输出电路,看能不能正常对 s0、s1 的信号进行控制,没有问题过后再添加 74194 芯片构造 8 位循环右移的功能,这样在哪一步出错了可以很快的找到在哪里出错了,避免设计完整个电路图过后如果出错了不知道从哪里下手。

这次是接口电路部分的最后一个实验,不仅在知识更在实验的动手能力、分析问题解决问题的能力方面收获了很多。