

16 nm 文獻參考成本 與 PPA 限制修正




INDM + Gemini + RL - 2026-10-09

保留 IO cluster mesh、片內 multi-ring、layer pipeline 與 RL 五 operators。撤回 MAC 乘 8 的推導，改用明示 op convention；SRAM 按實體 bank 計費；GRS 按 whole macro 與方向付成本。

使用者可輸入 Power / Area / Latency，逐項選擇嚴格上限或軟性目標。找不到符合候選時，提供最接近的物理可行方案及各模型超限差距。所有 PPA 是未校準的分析估算，無實體 signoff。

驗證：166 tests PASS、五個full224模型 x 三種die數共15組、60組area/clock/combined敏感度full-oracle評估、11種fixed-ledger係數情境，以及GUI strict / soft / closest三種瀏覽器流程。

resnet18: 16 compute + 4 IO + 4 DRAM



Package: evaluated placement (mm). Die and PE: resource schematics. No RTL/floorplan calibration.

新版本16-die參考方案：package尺寸來自本次hardware.json；die/PE資源是示意配置，不是place-and-route。

GUI：<http://127.0.0.1:8765> - 載入工作 c16100000001。程式與實際 JSON 請一併上傳 GPT_review_cost16.zip；另一個 GPT 無法直接開啟本機路徑。

Hardware cost16 v1 - 來源、單位與工作條件

此版本是 16 nm 文獻參考估算，不是單一 foundry 的校準硬體。它保留 INDM cluster mesh / multi-ring、Gemini layer pipeline / mapping operators / RL 方法，將製程成本另行版本化。移除同一 compute die 使用 Gemini 12 nm MAC/SRAM 密度與 INDM 16 nm 能量的混合。未使用 (12/16)^2 製程縮放。

MAC：撤回乘 8 的推導

NN-Baton Sec. V-A 報告 8-bit MAC 面積 135.1 um²、能量 0.024 pJ/op、500 MHz；模型由 UMC 28 nm 綜合縮放至 16 nm。它不是 TSMC 16 nm 實測值。INDM Table III 的 pJ/bit 表頭不足以支持再乘 8。

- 程式 `unit.macs` 計算 scalar MAC；TOPS 另以 2 operations / MAC 報告，不能把 TOPS 的 convention 自動套到原作者的 energy/op。
- 採用 convention：一個 reported op 對應一個 scalar MAC，因此 `mac_energy_pj=.024`、`mac_ops_per_mac=1`。這是對正文「8-bit MAC 能量」的推論，不是作者明確定義已經確認。敏感度另測 2 reported ops / MAC，即 .048 pJ/MAC。
- 每個 scalar MAC 面積採 135.1e-6 mm²。此次預設 compute clock 500 MHz，NoC/NoP router clocks 是另外的未校準設定。
- 原始 MAC 電壓未知。1 GHz 情境不自動乘二能量；只在相同電壓 / 每操作能量假設下重算 latency 與必要 banks，並標明 timing 尚未驗證。不同電壓應使用另行取得的成本資料。

原始來源：NN-Baton ISCA 2021，Table I、Fig.10、Sec.V-A。

SRAM：每個實體 bank 的成本

NN-Baton Table I 的參考：1 KiB L1 .30 pJ/bit、32 KiB L2 .81 pJ/bit。它沒有提供這兩個能量點的完整 width/ports/讀寫 macro 表；Fig.10 的趨勢也不能視為能精確重建 Table I 的曲線。

新版採以下 明示假設，不將它們冒稱 memory compiler 結果：

參數	v1 設定與涵蓋範圍
實體 bank 容量	上限 32 KiB；先滿足容量，再滿足要求頻寬；容量向 word 對齊
word / ports	128 bit、1 RW port；與原論文 anchors 的 width/ports 對應未知
bank 數	$\max(\text{ceil}(\text{capacity}/32\text{KiB}), \text{ceil}(\text{BW}/(\text{wordBytes}*\text{computeClock}*\text{ports})))$
每 bit read energy	1 KiB .30 與 32 KiB .81 之間按 $\log_2(\text{bank capacity})$ 插值；低於 1KiB 外插但最少 .01；屬近似
width / port energy	$(\text{width}/128)^{.15}$ ；每增加 RW port 乘數增加 .30；屬假設
write energy	$\text{read energy} * \text{sram_write_energy_factor}$ ，v1=1；讀寫可分別調整
bank 面積	$\text{allocatedBytes}*.55\text{e-6 mm}^2 + \text{每bank}.001 \text{ mm}^2 * (\text{width}/128)*\text{ports}$
面積來源品質	.55 um ² /byte 與 1000 um ² 周邊僅粗略參考 Fig.10 趨勢；不是精準 digitization、bitcell 資料或 foundry macro

WL1 / AL1 / OL1 / WL2 / AL2 / OL2 / UB 各自提供 physical cost descriptor。PE 的 L1 area 按實際 PE 數計；L2 / UB 為 shared die resources。每階層預留足夠 banks 服務所設頻寬，scheduler 仍限制共享服務，不會把 bank count 當成額外免費頻寬。銀行衝突與 RTL mux timing 尚未模擬。

核心流量以 named read_bits/write_bits ledger 計費；activation read、weight read、psum read/write、refill、UB backing與輸出寫回分開。所有 bank bits 的總和必須等於原 microkernel 的 SRAM access bits；能量總和也與排程帳本核對。Package transfer 僅對實際 compute endpoints 的 UB 計費，DRAM 目的端不算 UB write。

雙緩衝僅複製 L1/L2，容量與周邊都付面積 / leakage；UB 不自動再翻倍。此模型可以探索不同 banks / ports / 容量的差異，但沒有證據能保證其絕對 PPA。必須連同敏感度結果解讀。

GRS : whole macro、方向與 bumps

原始 GRS 為16 nm、25 Gb/s/pin、八條data lane與一條forwarded clock；每 brick 包含5x4共20bumps，餘下11個為 power/ground。1.17 pJ/bit涵蓋Tx+Rx，測試條件包含10mm organic channel。686x565um = .387590mm² footprint包含bumps；403x202um = .081406mm² active circuitry已包含其中，不能再加一次。

本專案將 link 配置為每方向需要 ceil(requested bits/s / (8*25Gb/s)) 個whole macro，每個endpoint分別付 TX與RX macro。此為保守 full-duplex adaptation，不是聲稱原作者直接實作此端口。100Gb/s每方向會付兩個macro、共 16data、2clock、22power/ground、40bumps；每方向名義容量200Gb/s，有未使用lane仍付成本。

Native Rapid 的 continuous bump budget不是pin placement。GRS端口分配已支付的whole footprint，採125um假設pitch可容納5x4array；此pitch不出自GRS量測。Native bit/wire bandwidth以25Gb/s序列lane rate換算，再由實際 whole macro lane容量及要求rate限制。Router/PHY/wire延遲仍以獨立NoP clock換算，不能把25Gb/s誤作25GHz router。DDR端口仍是generic未校準bump模型。

此處只核對lane / direction / clock / PG數量、footprint與array容納條件；不能證明接線、electrical、thermal或 timing signoff。不同長度link採相同1.17係數的可用性另列假設，敏感度測試energy變動。

來源：NVIDIA GRS JSSC。

仍是探索假設的項目

成本	狀態
NoC .4 pJ/bit-hop / IO crossbar .1 pJ/bit	自訂近似，不是已量測係數
compute/io/memory .02/.008/.005 W/mm² leakage	未校準；欠缺voltage/temperature/state資料
memory die 20 mm² / 2GiB	容量線性面積假設，非memory IP資料
DDR controller+PHY 10.5 mm² / 18.75GB/s	頻寬線性縮放假設；沒有lane、ports或DDR IP timing校準
interdie router .042 / CPU .109 mm²	INDM文獻參考anchor，套到目前規模與clock的可用性未驗證
PE/ring/router/crossbar面積、link idle功率	自訂探索近似；不能因鄰近來源已核對而當成驗證數值
DRAM 8.75 pJ/bit	文獻參考；目前memory種類 / 工作條件對應仍未校準

每個結果含cost_profile、bank表、component能量與來源假設、oracle source hashes；hardware.json保存真正執行 的全部欄位。無cost_profile的歷史JSON會被讀為 legacy_mixed_v0，不可靜默套用新成本。歷史 .192 或混合12/16nm 結果保留作紀錄，已撤回作為可靠硬體成本的說法。

PPA 限制與最接近方案

四種偏好仍是Gemini V-A啟發的 $E^w E^A w^A D^w D$ ，多模型幾何平均、共同固定單位；Area代理製造成本，不是原論文完整monetary cost。每一項PPA可啟用數值並勾選strict。

- Strict：所有所選模型都必須通過；不可用平均隱藏某模型超限。物理容量 / schedule / mapping錯誤不可放寬。
- Soft：超出目標不淘汰，乘以 $\max(1, \text{estimated}/\text{target})$ 正規化penalty，並列出gap。
- Search：先讓compliant mapping優先；不compliant時以normalized excess繼續改善，避免第一個mapping超上限就放棄整個architecture。
- No compliant candidate：從所有模型都通過物理檢查的架構選擇最大strict relative excess最小者；同分依mean strict gap、worst soft gap、preference objective與ID排序。標記 `closest_exceeds_strict_limits`、提供各模型estimated、limit、strict及excess_percent，不宣稱符合。
- 沒有物理可行候選：明確回報，不能捏造晶片設計。有限搜尋未找到不同數學證明整個design space不存在解。

Closest政策與soft penalty是本專案明示的extension，不是Gemini V-A提供了這套fallback演算法。Power是energy / batch makespan的平均推論功率，非peak/TDP；Area是總dies silicon area，非package footprint；Latency為所設batch的makespan。GUI與export均標為名義分析估算，不具實體限值保證。

可點選的原始來源

[NN-Baton ISCA 2021 - Table I / Fig.10 / Sec.V-A](#)

[NVIDIA GRS JSSC - eight data lanes, footprint and energy](#)

Gemini HPCA 2024 - Sec.V-A（偏好指數與多模型幾何平均）；本專案的closest minimax政策是extension，不是該論文提供的演算法。

Cost16 基準、限制與驗證結果

本報告以真正保存的 hardware.json / mapping.json 為準。舊混合製程 PPA 保留作歷史資料，不覆寫也不與此source混用。此版本移除unsupported MAC乘8與Gemini12nm SRAM/MAC密度；維持INDM硬體與Gemini/RL方法。

實際實驗設定

五個full224模型：ResNet18 / ResNet50 / VGG16 / MobileNetV2 / AlexNet。Batch1、seed7、traffic_dp+auto dataflow、RL4 unique mapping queries per trial (另有planner評估)；這是重現驗證的小搜尋預算，不是全域最優或RL優勝證據。共用資源：256 PEs、64 mapping cores、每PE16 lanes x16 vector MAC、INT8/INT24、compute500MHz，共65.536 TOPS (每scalar MAC報2ops)。總UB128MiB，L1/L2雙緩衝。DRAM總容量8GiB、總BW75GB/s。IO clusters依die數為1/2/4，保持4compute/cluster。

Compute dies	IO / memory dies	PE / die	UB / die	總 SRAM 面積估算 mm²	GRS whole-foot print mm²	總矽面積 mm²
4	1 / 1	64	32MiB	117.357	6.201	256.748
8	2 / 2	32	16MiB	117.549	13.953	265.384
16	4 / 4	16	8MiB	117.933	31.007	284.238

UB不隨雙緩衝再翻倍。新估算下總UB約77.916mm² (包含實體bank周邊)；舊flat density下103.51mm²只是歷史模型算式，兩者均非foundry認證數值。L1/L2額外bank周邊、MAC與PHY仍會影響不同die數的成本。

15組重新產生的PPA

架構	模型	Latency ms	Energy mJ	平均功率 W	Silicon mm²
dies4_multi_ring	resnet18	2.8607	24.700	8.634	256.748
dies4_multi_ring	resnet50	8.5310	65.343	7.659	256.748
dies4_multi_ring	vgg16	23.8365	200.811	8.424	256.748
dies4_multi_ring	mobilenet_v2	2.2409	11.894	5.308	256.748
dies4_multi_ring	alexnet	6.8850	37.037	5.379	256.748
dies8_multi_ring	resnet18	2.3535	23.185	9.851	265.384
dies8_multi_ring	resnet50	6.4765	58.664	9.058	265.384
dies8_multi_ring	vgg16	19.2442	187.402	9.738	265.384
dies8_multi_ring	mobilenet_v2	1.9765	11.215	5.674	265.384
dies8_multi_ring	alexnet	5.8819	34.279	5.828	265.384
dies16_multi_ring	resnet18	2.0285	22.643	11.162	284.238
dies16_multi_ring	resnet50	5.2786	56.119	10.631	284.238
dies16_multi_ring	vgg16	17.0237	184.867	10.859	284.238
dies16_multi_ring	mobilenet_v2	1.8699	11.438	6.117	284.238
dies16_multi_ring	alexnet	5.3608	34.155	6.371	284.238

均衡 E/A/D 幾何平均分數（共同1J/1mm²/1s參考，越小越好）：dies4_multi_ring=0.407707, dies8_multi_ring=0.376898, dies16_multi_ring=0.368293. 未額外設上限時，此次候選 / 預算的推薦是 dies16_multi_ring。限制會改變可選候選，不能說它永遠最佳。

成本敏感度與限制可行性

OAT能量或leakage情境使用fixed-schedule component ledger精確重算；不冒稱每筆都重新跑physical oracle。SRAM area、1GHz及combined high情境完整重跑native placement/latency、microkernel與buffer schedule。所有情境另存actual hardware.json與baseline mapping SHA。範圍是探索假設，不是信賴區間；沒有重新搜尋，所以不能證明robust optimality。範例限制為16W / 800mm² / 500ms；邊界probe為16W / 260mm² / 40ms，純粹用來檢查限制翻轉，不是使用者此次輸入。

情境	無上限推薦	範例限制 compliant trials /15	範例推薦	邊界限制 compliant trials /15	邊界推薦 / 狀態
基準	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
MAC 2 op/MAC	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
SRAM能量 x0.5	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
SRAM能量 x1.5	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合

情境	無上限推薦	範例限制 compliant trials /15	範例推薦	邊界限制 compliant trials /15	邊界推薦 / 狀態
漏電 x0.5	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
漏電 x2	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
片內互連能量 x0.5	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
片內互連能量 x1.5	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
GRS能量 x0.8	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
GRS能量 x1.2	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
DRAM能量 x0.8	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
DRAM能量 x1.2	16 dies	15	16 dies / 估算符合	5	4 dies / 估算符合
SRAM面積 x0.75	16 dies	15	16 dies / 估算符合	15	16 dies / 估算符合
SRAM面積 x1.25	16 dies	15	16 dies / 估算符合	0	4 dies / 最接近；未符合嚴格上限
1GHz (時序未驗證)	16 dies	15	16 dies / 估算符合	10	8 dies / 估算符合
成本假設合併提高	16 dies	8	4 dies / 最接近；未符合嚴格上限	0	4 dies / 最接近；未符合嚴格上限

邊界probe相對nominal的推薦或compliance狀態改變：sram_area_075, sram_area_125, clock_1GHz_unverified, assumptions_high。實際差距請見sensitivity.json；即使無上限排名未改變，不能將成本不確定性忽略。

驗證證據與GUI

166 tests PASS，其中92個hybrid tests。15/15 full-model trials通過獨立saved-artifact audit：source/native hashes、MAC conservation、energy component/event ledger、calendar/dependencies、UB/scratch capacity、actual die/PE count與SVG XML。GUI Edge headless實測三情境：strict不可能上限仍有closest布局；取消strict保留soft target與gap；可達上限輸出estimated_compliant。四個偏好按鈕及strict config傳遞已檢查，沒有page JS error。

另以16-die ResNet18的完整physical oracle抽查mac_2ops / sram_energy_150 / leakage_200三個係數情境，latency、energy、area、power與全部energy components均與fixed-ledger重算相符（relative tolerance 1e-12）。

GUI：http://127.0.0.1:8765，載入完整工作ID c16100000001。啟動：
/simplified_rapidchiptlet/scripts/start_hybrid_gui.ps1。新預設結果根目錄為results/hybrid_gui_cost16。重跑：.
venv/Scripts/python.exe tools/validate_hybrid_cost16.py --worker 4（8/16同理），全部完成後--merge；中斷用
--resume，source/settings/hardware不一致會拒絕reuse。敏感度工具：tools/sensitivity_hybrid_cost16.py
--scenario <name>，四個full情境完成後--merge。新建GUI工作將以使用者數值與strict設定進行搜尋。找不到
compliant時明示closest與gap；物理容量失敗的候選不會被fallback推薦。平均Power不是peak/TDP，silicon area不是
package area，有限搜尋也不是不存在可行解的證明。

尚未校準 / 未完成硬體signoff

MAC reported op=scalar MAC仍是明示convention；原作者沒有提供可排除2op計數的定義。SRAM
width/ports/read-write/area模型、DDR與memory die、router/CPU、NoC/crossbar、leakage等仍依來源notes標
為anchor或假設。GRS只建立whole-macro accounting與array-fit條件，尚未完成electrical / thermal / timing驗證。
所有方案提供的是nominal analytical estimate；不能宣稱達成使用者真實silicon PPA上限。

完整15組：GUI結果表

探索完成

16 nm 成本基準 / 五模型三架構驗證完成 · 15/15 trials · 工作 c16100000001

工作 ID

c16100000001

載入結果

估算符合全部所選模型的嚴格限制：dies16_multi_ring。此結果是未校準的分析估算，非實體晶片限制保證。

架構 / 模型	可行	Latency	Energy	Power	Area	布局
dies4_multi_ring / ResNet-18	估算符合	2.861 ms	24.70 mJ	8.634 W	256.75 mm²	查看布局
dies4_multi_ring / ResNet-50	估算符合	8.531 ms	65.34 mJ	7.659 W	256.75 mm²	查看布局
dies4_multi_ring / VGG-16	估算符合	23.837 ms	200.81 mJ	8.424 W	256.75 mm²	查看布局
dies4_multi_ring / MobileNetV2	估算符合	2.241 ms	11.89 mJ	5.308 W	256.75 mm²	查看布局
dies4_multi_ring / AlexNet	估算符合	6.885 ms	37.04 mJ	5.379 W	256.75 mm²	查看布局
dies8_multi_ring / ResNet-18	估算符合	2.354 ms	23.19 mJ	9.851 W	265.38 mm²	查看布局
dies8_multi_ring / ResNet-50	估算符合	6.477 ms	58.66 mJ	9.058 W	265.38 mm²	查看布局
dies8_multi_ring / VGG-16	估算符合	19.244 ms	187.40 mJ	9.738 W	265.38 mm²	查看布局
dies8_multi_ring / MobileNetV2	估算符合	1.977 ms	11.21 mJ	5.674 W	265.38 mm²	查看布局
dies8_multi_ring / AlexNet	估算符合	5.882 ms	34.28 mJ	5.828 W	265.38 mm²	查看布局
dies16_multi_ring / ResNet-18	估算符合	2.029 ms	22.64 mJ	11.162 W	284.24 mm²	查看布局
dies16_multi_ring / ResNet-50	估算符合	5.279 ms	56.12 mJ	10.631 W	284.24 mm²	查看布局
dies16_multi_ring / VGG-16	估算符合	17.024 ms	184.87 mJ	10.859 W	284.24 mm²	查看布局
dies16_multi_ring / MobileNetV2	估算符合	1.870 ms	11.44 mJ	6.117 W	284.24 mm²	查看布局
dies16_multi_ring / AlexNet	估算符合	5.361 ms	34.16 mJ	6.371 W	284.24 mm²	查看布局

無額外數值上限的共同推薦。Power欄為平均推論功率；硬性限制要對每個所選模型逐項檢查。

達不到嚴格上限：仍交付布局與差距

RAPID CHIPLET / RESEARCH PROTOTYPE

讓硬體布局跟著資料流動

IO cluster mesh × 片內 multi-ring × layer pipeline × RL mapping

01 PPA 限制

啟用數值後，可逐項勾選「嚴格遵守」，未勾選為軟性目標；找不到符合方案時會提供最近方案與差距。

☐ Power

16

W

☒ 嚴格遵守 Power

☒ Area

1

mm²

☒ 嚴格遵守 Area

☐ Latency

500

ms

☒ 嚴格遵守 Latency

Power：平均推論功率（非 peak / TDP）；Area：總矽面積（非封裝面積）；Latency：所設 batch 的完成時間。

02 設計偏好

均衡

低功耗

小延遲

低延遲

Energy 0.33 / Area 0.33 / Latency 0.33

Gemini V-A 指數加權；此版本以 Energy / Area / Delay 為目標，Power 可設嚴格上限或軟性目標，Area 代理製造成本。

03 模型組合

☒ Toy residual (快速驗證)

☐ ResNet-18

☐ ResNet-34

☐ ResNet-50

☐ VGG-16

☐ VGG-19

☐ AlexNet

☐ MobileNetV2

所有選定模型共同決定同一硬體架構；使用真實 FX 圖與 INT8 / INT24 硬體假設。

04 硬體與搜尋

Compute dies

4

片內互連

Multi-ring

總 unified SRAM

128 MiB

預取緩衝

雙緩衝 (計入 SRAM)

Batch

1

每模型 / 架構 RL queries

2

Seed

7

片內 dataflow

搜尋 loop order / t

開始共同探索

硬體與 workload 共同探索

從整個 DNN 的通訊需求選擇布局

規劃路保留 residual 依賴，提出跨層通訊感知 mapping；RL 以 Gemini 五個 operators 修改 Part、CoreGroup 與 DRAM 來源，完整 PPA oracle 再檢查排程、buffer 容量與路由競爭。

模型 DAG

→

frontier DP

→

RL 五 operators

→

Rapid + PPA

探索完成

完成；提供最近方案與差距：1/1 trials，工作 c3a1dc498f18

工作 ID

c3a1dc498f18

載入結果

此次探索未找到符合嚴格限制的方案；最近選項：dies4_multi_ring，差距：Toy residual (快速驗證) / 總矽面積：超出 25574.76% (嚴格上限) 此結果是未校準的分析估算，非真實晶片限制保證。

架構 / 模型

可行

Latency

Energy

Power

Area

布局

dies4_multi_ring / Toy residual (快速驗證)

超嚴格上限

0.009 ms

0.03 mJ

3.755 W

256.75 mm²

查看布局

實際晶片布局與部署

下載架構 SVG

圖中數量、die 尺寸及 package 位置來自此次評估；點選 die 或切換 layer 查看實際 mapping。

toy_residual: 4 compute / 1×1 IO mesh

點選實際 compute die，檢查該 die 的 cores、layer、Part 與片內 dataflow；切換 layer 可查看部署範圍。

Layer

全部

compute:0

compute:1

compute:2

compute:3

io:0

memory:0

compute:0

Compute die: 64 PEs / 16 cores

DQD → interdie router → L2 32 MiB → WIO/L2

L2/Not W=256 A=64 O=32 K=2 scratch slots

PE:0 / core:0

Ring:0

PE:1 / core:0

Ring:0

PE:2 / core:0

Ring:0

PE:3 / core:0

Ring:0

PE:4 / core:1

Ring:1

PE:5 / core:1

Ring:1

PE:6 / core:1

Ring:1

PE:7 / core:1

Ring:1

PE:8 / core:2

Ring:2

PE:9 / core:2

Ring:2

PE:10 / core:2

Ring:2

PE:11 / core:2

Ring:2

PE:12 / core:3

Ring:3

PE:13 / core:3

Ring:3

PE:14 / core:3

Ring:3

PE:15 / core:3

Ring:3

PE:16 / core:4

Ring:4

PE:17 / core:4

Ring:4

PE:18 / core:4

Ring:4

PE:19 / core:4

Ring:4

PE:20 / core:5

Ring:5

PE:21 / core:5

Ring:5

PE:22 / core:5

Ring:5

PE:23 / core:5

Ring:5

PE:24 / core:6

Ring:6

PE:25 / core:6

Ring:6

PE:26 / core:6

Ring:6

PE:27 / core:6

Ring:6

PE:28 / core:7

Ring:7

PE:29 / core:7

Ring:7

PE:30 / core:7

Ring:7

PE:31 / core:7

Ring:7

PE:32 / core:8

Ring:8

PE:33 / core:8

Ring:8

PE:34 / core:8

Ring:8

PE:35 / core:8

Ring:8

PE:36 / core:9

Ring:9

PE:37 / core:9

Ring:9

PE:38 / core:9

Ring:9

PE:39 / core:9

Ring:9

PE:40 / core:10

Ring:10

PE:41 / core:10

Ring:10

PE:42 / core:10

Ring:10

PE:43 / core:10

Ring:10

PE:44 / core:11

Ring:11

PE:45 / core:11

Ring:11

PE:46 / core:11

Ring:11

PE:47 / core:11

Ring:11

PE:48 / core:12

Ring:12

PE:49 / core:12

Ring:12

PE:50 / core:12

Ring:12

PE:51 / core:12

Ring:12

PE:52 / core:13

Ring:13

PE:53 / core:13

Ring:13

PE:54 / core:13

Ring:13

PE:55 / core:13

Ring:13

PE:56 / core:14

Ring:14

PE:57 / core:14

Ring:14

PE:58 / core:14

Ring:14

PE:59 / core:14

Ring:14

PE:60 / core:15

Ring:15

PE:61 / core:15

Ring:15

PE:62 / core:15

Ring:15

PE:63 / core:15

Ring:15

16 directed L2-PE-L2 rings, 8.5 GB/link

採用 16 nm 文獻參考成本；估算符合不代表實際保證，MAC op convention、SRAM banking、其他頻率的 timing 尚未校準；compute 基準為 500 MHz，Package 圖使用實際模型參照；片內 PE 圖呈現資源配置，不代表完成 place-and-route，BFP / 跨 die IC reduction 尚未達標。

故意給1mm²作測試：顯示最接近4-die方案、未符合strict以及超出的百分比；不把fallback稱為符合。

INDM + Gemini + RL | Cost16 與 PPA 限制 | 2026-10-09

9

取消strict：軟目標仍回報差距

RAPID CHIPLET / RESEARCH PROTOTYPE

讓硬體布局跟著資料流動

IO cluster mesh × 片內 multi-ring × layer pipeline × RL mapping

01 PPA 限制

啟用數值後，可逐項勾選「嚴格遵守」，未勾選為軟性目標；找不到符合方案時會提供最近方案與差距。

☐ Power

16

W

☒ 嚴格遵守 Power

☒ Area

1

mm²

☐ 嚴格遵守 Area

☐ Latency

500

ms

☒ 嚴格遵守 Latency

Power：平均推論功率（非 peak / TDP）；Area：總矽面積（非封裝面積）；Latency：所設 batch 的完成時延。

02 設計偏好

均衡

低功耗

小延遲

低延遲

Energy 0.33 / Area 0.33 / Latency 0.33

Gemini V-A 指數加權；此版本以 Energy / Area / Delay 為目標，Power 可設嚴格上限或軟性目標，Area 代理製造成本。

03 模型組合

☒ Toy residual（快速驗證）

☐ ResNet-18

☐ ResNet-34

☐ ResNet-50

☐ VGG-16

☐ VGG-19

☐ AlexNet

☐ MobileNetV2

所有選定模型共同決定同一硬體架構；使用真實 FX 圖與 INT8 / INT24 硬體假設。

04 硬體與搜尋

Compute dies

4

片內互連

Multi-ring

總 unified SRAM

128 MiB

預取緩衝

雙緩衝（計入 SRAM）

Batch

1

每模型 / 架構 RL queries

2

Seed

7

片內 dataflow

搜尋 loop order / t

開始共同探索

硬體與 workload 共同探索

從整個 DNN 的通訊需求選擇布局

規劃路保留 residual 依賴，提出跨層通訊感知 mapping；RL 以 Gemini 五個 operators 修改 Part、CoreGroup 與 DRAM 來源，完整 PPA oracle 再檢查排程、buffer 容量與路由競爭。

模型 DAG

frontier DP

RL 五 operators

Rapid + PPA

探索完成

完成；估算符合嚴格限制 · 1/1 trials · 工作 e6eaa0092737

工作 ID

e6eaa0092737

載入結果

估算符合全部所選模型的嚴格限制：dies4_multi_ring，差距：Toy residual（快速驗證）/ 總矽面積；超出 25574.76%（軟目標）此結果是未校準的分析估算，非實體晶片限制保證。

架構 / 模型	可行	Latency	Energy	Power	Area	布局
dies4_multi_ring / Toy residual（快速驗證）	未達軟目標	0.009 ms	0.03 mJ	3.755 W	256.75 mm ²	查看布局

實際晶片布局與部署

下載架構 SVG

圖中數量、die 尺寸及 package 位置來自此次評估；點選 die 或切換 layer 查看實際 mapping。

點選實際 compute die，檢查該 die 的 cores、layer、Part 與片內 dataflow；切換 layer 可查看部署範圍。

Layer

全部

compute.0

compute.1

compute.2

compute.3

io.0

memory.0

PE 資源

Compute die: 64 PEs / 16 cores

DDR → encoder router → US 32 MB → WR/O L2

L2/Net W=256 A=64 Q=32 KB, 2 scratch slots

US / DMA W/L AL2 CL2	PE 0 / core 0 Ring 0	PE 1 / core 0 Ring 0	PE 2 / core 0 Ring 0	PE 3 / core 0 Ring 0
PE 4 / core 1 Ring 1	PE 5 / core 1 Ring 1	PE 6 / core 1 Ring 1	PE 7 / core 1 Ring 1	
PE 8 / core 2 Ring 2	PE 9 / core 2 Ring 2	PE 10 / core 2 Ring 2	PE 11 / core 2 Ring 2	
PE 12 / core 3 Ring 3	PE 13 / core 3 Ring 3	PE 14 / core 3 Ring 3	PE 15 / core 3 Ring 3	
PE 16 / core 4 Ring 4	PE 17 / core 4 Ring 4	PE 18 / core 4 Ring 4	PE 19 / core 4 Ring 4	
PE 20 / core 5 Ring 5	PE 21 / core 5 Ring 5	PE 22 / core 5 Ring 5	PE 23 / core 5 Ring 5	
PE 24 / core 6 Ring 6	PE 25 / core 6 Ring 6	PE 26 / core 6 Ring 6	PE 27 / core 6 Ring 6	
PE 28 / core 7 Ring 7	PE 29 / core 7 Ring 7	PE 30 / core 7 Ring 7	PE 31 / core 7 Ring 7	
PE 32 / core 8 Ring 8	PE 33 / core 8 Ring 8	PE 34 / core 8 Ring 8	PE 35 / core 8 Ring 8	
PE 36 / core 9 Ring 9	PE 37 / core 9 Ring 9	PE 38 / core 9 Ring 9	PE 39 / core 9 Ring 9	
PE 40 / core 10 Ring 10	PE 41 / core 10 Ring 10	PE 42 / core 10 Ring 10	PE 43 / core 10 Ring 10	
PE 44 / core 11 Ring 11	PE 45 / core 11 Ring 11	PE 46 / core 11 Ring 11	PE 47 / core 11 Ring 11	
PE 48 / core 12 Ring 12	PE 49 / core 12 Ring 12	PE 50 / core 12 Ring 12	PE 51 / core 12 Ring 12	
PE 52 / core 13 Ring 13	PE 53 / core 13 Ring 13	PE 54 / core 13 Ring 13	PE 55 / core 13 Ring 13	
PE 56 / core 14 Ring 14	PE 57 / core 14 Ring 14	PE 58 / core 14 Ring 14	PE 59 / core 14 Ring 14	
PE 60 / core 15 Ring 15	PE 61 / core 15 Ring 15	PE 62 / core 15 Ring 15	PE 63 / core 15 Ring 15	

16 directed L2-PE-L2 rings, 8.5 GB/link

採用 16 nm 文獻參考成本；估算符合不代表實際保證，MAC op convention、SRAM banking、其他頻率的 timing 尚未校準；compute 基準為 500 MHz，Package 圖使用實際模型參照；片內 PE 圖呈現資源配置，不代表完成 place-and-route、BFP / 跨 die IC reduction 尚未建模。

相同目標取消strict後不淘汰方案，但保留soft penalty及目標差距。

INDM + Gemini + RL | Cost16 與 PPA 限制 | 2026-10-09

10