
DMA\_SxCR寄存器中的CHSEL [2:0]位控制。 REQ\_STRx\_CH7 REQ\_STRx\_CH6 REQ STRx CH5 REQ\_STREAMX REQ\_STRx\_CH4 REQ\_STRx\_CH3 REQ\_STRx\_CH2 REQ\_STRx\_CH1 REQ\_STRx\_CH0 27 CHSEL[2:0] DMA\_SxCR 来自外设 (TIM, ADC, SPI, I2C等) 的8个请求独立连接到每个通道如下图所示: Table 27. DMA1 request mapping (STM32F411xC/E) Peripheral Stream 0 Stream 7 Stream 1 Stream 2 Stream 3 Stream 4 Stream 5 Stream 6 requests Channel 0 SPI3\_RX I2C1\_TX SPI2\_RX SPI2\_TX SPI3\_TX SPI3\_TX I2C1\_RX 12C3\_RX 12C1\_RX 12C1\_TX I2C1\_TX Channel 1 I2S3\_EXT\_RX TIM4\_CH2 I2S2\_EXT\_TX I2S3\_EXT\_TX TIM4\_UP Channel 2 TIM4\_CH1 TIM4\_CH3 TIM2\_UP TIM2\_UP 12S3\_EXT\_RX 12C3\_RX I2S2\_EXT\_RX 12C3\_TX TIM2\_CH1 Channel 3 TIM2\_CH3 TIM2\_CH4 TIM2\_CH4 Channel 4 USART2\_RX USART2\_TX TIM3\_CH1 TIM3\_CH3 TIM3\_CH2 Channel 5 TIM3\_UP TIM3\_TRIG TIM5\_CH3 TIM5\_CH4 TIM5\_CH4 TIM5\_CH2 12C3\_TX TIM5\_UP USART2\_RX TIM5\_CH1 Channel 6 TIM5\_TRIG TIM5\_TRIG I2C2\_TX Channel 7 12C2\_RX Table 28. DMA2 request mapping (STM32F411xC/E) Peripheral Stream 0 | Stream 1 Stream 2 Stream 3 Stream 4 Stream 5 Stream 6 requests TIM1\_CH1 Channel 0 ADC1 ADC1 TIM1\_CH2 TIM1\_CH3 Channel 1 SPI1\_TX SPI5\_RX SPI5\_TX Channel 2 SPI1\_RX SPI1\_RX SPI1\_TX Channel 3 SPI1\_TX USART1\_TX Channel 4 SPI4\_RX SP4\_TX USART1\_RX SPI4\_RX USART1\_RX Channel 5 USART6\_RX USART6\_RX USART6\_TX USART6\_TX TIM1\_CH4 Channel 6 TIM1\_TRIG TIM1\_CH1 TIM1\_CH2 TIM1\_CH1 TIM1\_TRIG TIM1\_UP TIM1\_CH3 TIM1\_COM Channel 7 SPI5\_TX 仲裁器 仲裁器根据通道请求的优先级来启动外设/存储器的访问。优先权管理分2个阶段: ·软件:每个通道的优先权可以在DMA\_CCRx寄存器中设置,有4个等级:最高优先级、高优先 级、中等优先级、低优先级; ·硬件:如果2个请求有相同的软件优先级,则较低编号的通道比较高编号的通道有较高的优先权。 比如:如果软件优先级相同,通道2优先于通道4。 注意: 在大容量产品和互联型产品中, DMA1控制器拥有高于DMA2控制器的优先级。 DMA通道数据量 每个通道都可以在有固定地址的外设寄存器和存储器地址之间执行DMA传输。DMA传输的数据量 是可编程的,最大达到65535 (OxFFFF)。包含要传输的数据项数量的寄存器,在每次传输后递 减。外设和存储器的传输数据量可以通过DMA\_CCRx寄存器中的PSIZE和MSIZE位编程得到。 DMA传输模式 数据传输源和目的地都可以寻址整个4 GB区域中的外围设备和存储器,其地址介于0x0000 0000 和0xFFFF FFFF之间。传输方向使用DMA\_SxCR寄存器中的DIR [1:0]位进行配置,并提供三种可能 性:存储器到外围设备,外围设备到存储器或存储器到存储器的传输。 Bits DIR[1:0] of the Direction **Destination address** Source address DMA\_SxCR register 00 DMA\_SxPAR DMA\_SxM0AR Peripheral-to-memory DMA\_SxPAR Memory-to-peripheral 01 DMA\_SxM0AR DMA SXPAR 10 Memory-to-memory DMA\_SxM0AR reserved 外设到存储器模式 使能此模式时(通过将DMA\_SxCR寄存器中的EN位置1),每次发生外设请求时,数据流都会启 动传输从数据源来填充到FIFO。当达到FIFO的阈值水平时,FIFO的内容被清空并存储到目标地 址。 当外设请求结束传输时(对于外设流控制器),或当DMA\_SxNDTR寄存器达到零时或将 DMA\_SxNDTR寄存器中的EN位清零,则传输停止。 当赢得了相应流的仲裁时,该数据流通道才可以访问AHB源或目标端口,使用DMA SxCR寄存器 中的PL [1:0]位,为每个数据流通道的优先级进行仲裁。 DMA controller DMA SxM0AR DMA SxM1AR(1) AHB memory > Memory bus Memory destination **FIFO** Arbiter REQ\_STREAMx FIFO Peripheral bus Peripheral DMA SxPAR source Peripheral DMA request MS47543V1 存储器到外设模式 使能该模式时(通过将DMA\_SxCR寄存器中的EN位置1),该数据流通道立即启动传输,以完全 填充FIFO。每次发生外设请求时,FIFO的内容都会被清空并存储到目的地。当FIFO未满时,会从 内存中重新加载数据。 当外设请求结束传输时(对于外设流控制器),或者当DMA\_SxNDTR寄存器达到零时或将 DMA\_SxNDTR寄存器中的EN位清零,则传输停止。 当赢得了相应流的仲裁时,该数据流通道才可以访问AHB源或目标端口,使用DMA\_SxCR寄存器 中的PL [1:0]位,为每个数据流通道的优先级进行仲裁。 DMA\_SxM0AR DMA controller DMA\_SxM1AR(1 Memory source FIFO Arbiter REQ\_STREAMX AHB peripheral > Peripheral bus port Peripheral DMA\_SxPAR destination Peripheral DMA request ai15949 存储器到存储器模式 配置同上。存储器到存储器模式不能与循环模式同时使用。 DMA\_SxM0AR DMA controller DMA\_SxM1AR(1) AHB memory Memory bus port Memory 2 destination Arbiter FIFO Stream enable level AHB peripheral Peripheral bus Memory 1 DMA\_SxPAR source 循环模式 循环模式可用于处理循环缓冲区和连续数据流(例如ADC扫描模式)。可以使用DMA\_SxCR寄存 器中的CIRC位来启用此功能。使能循环模式后,将在数据流通道配置阶段使用初始值自动装载要 传输的数据,并且DMA请求将继续。 中断 每个DMA通道都可以在DMA传输过半、传输完成和传输错误时产生中断。为应用的灵活性考虑, 通过设置寄存器的不同位来打开这些中断。 对于每个DMA数据流通道,可以在以下事件上产生中断: •达到半转移 •转移完成 •传输错误 •FIFO错误 (溢出,欠载或FIFO内存错误) •直接模式错误 Enable control bit Interrupt event Event flag HTIF HTIE Half-transfer TCIF TCIE Transfer complete Transfer error TEIF TEIE FIFO overrun/underrun **FEIF** FEIE **DMEIF DMEIE** Direct mode error 使用STM32CubeMX配置UART的DMA使能,得到以下初始化代码: /\* USART2 DMA Init \*/ /\* USART2\_RX Init \*/ hdma\_usart2\_rx.Instance = DMA1\_Stream5; hdma\_usart2\_rx.Init.Channel = DMA\_CHANNEL\_4; hdma\_usart2\_rx.Init.Direction = DMA\_PERIPH\_TO\_MEMORY; hdma\_usart2\_rx.Init.PeriphInc = DMA\_PINC\_DISABLE; hdma\_usart2\_rx.Init.MemInc = DMA\_MINC\_ENABLE; hdma\_usart2\_rx.Init.PeriphDataAlignment = DMA\_PDATAALIGN\_BYTE; hdma\_usart2\_rx.Init.MemDataAlignment = DMA\_MDATAALIGN\_BYTE; hdma\_usart2\_rx.Init.Mode = DMA\_CIRCULAR; hdma\_usart2\_rx.Init.Priority = DMA\_PRIORITY\_LOW; hdma\_usart2\_rx.Init.FIFOMode = DMA\_FIFOMODE\_DISABLE; if (HAL\_DMA\_Init(&hdma\_usart2\_rx) != HAL\_OK) Error\_Handler(); \_\_HAL\_LINKDMA(uartHandle,hdmarx,hdma\_usart2\_rx); /\* USART2\_TX Init \*/ hdma\_usart2\_tx.Instance = DMA1\_Stream6; hdma\_usart2\_tx.Init.Channel = DMA\_CHANNEL\_4; hdma\_usart2\_tx.Init.Direction = DMA\_MEMORY\_TO\_PERIPH; hdma\_usart2\_tx.Init.PeriphInc = DMA\_PINC\_DISABLE; hdma\_usart2\_tx.Init.MemInc = DMA\_MINC\_ENABLE; hdma\_usart2\_tx.Init.PeriphDataAlignment = DMA\_PDATAALIGN\_BYTE; hdma\_usart2\_tx.Init.MemDataAlignment = DMA\_MDATAALIGN\_BYTE; hdma\_usart2\_tx.Init.Mode = DMA\_NORMAL; hdma\_usart2\_tx.Init.Priority = DMA\_PRIORITY\_LOW; hdma\_usart2\_tx.Init.FIFOMode = DMA\_FIFOMODE\_DISABLE; if (HAL\_DMA\_Init(&hdma\_usart2\_tx) != HAL\_OK) Error\_Handler(); \_\_HAL\_LINKDMA(uartHandle,hdmatx,hdma\_usart2\_tx); 下面是配置DMA通道x的普遍过程(x代表通道号): ·在DMA\_CPARx寄存器中设置外设寄存器的地址。发生外设数据传输请求时,这个地址将是数据 传输的源或目标; ·在DMA\_CMARx寄存器中设置数据存储器的地址。发生外设数据传输请求时,传输的数据将从这 个地址读出或写入这个地址; ·在DMA\_CNDTRx寄存器中设置要传输的数据量。在每个数据传输后,这个数值递减; ·在DMA\_CCRx寄存器的PL[1:0]位中设置通道的优先级; ·在DMA\_CCRx寄存器中设置数据传输的方向、循环模式、外设和存储器的增量模式、外设和存储 器的数据宽度、传输一半产生中断或传输完成产生中断; ·设置DMA\_CCRx寄存器的ENABLE位,启动该通道。 一旦启动了DMA通道,它既可响应连到该通道上的外设的DMA请求。当传输一半的数据后,半传 输标志(HTIF)被置1,当设置了允许半传输中断位(HTIE)时,将产生一个中断请求。在数据传输结 束后,传输完成标志(TCIF)被置1,当设置了允许传输完成中断位(TCIE)时,将产生一个中断请求。 编辑于 2020-05-06 「真诚赞赏,手留余香」 赞賞 还没有人赞赏,快来当第一个赞赏的人吧! 嵌入式系统 嵌入式开发 STM32 文章被以下专栏收录 嵌入式系统知识总结 嵌入式/处理器架构/C&C++编程 嵌入式那些事 分字嵌入式开发和自动化的经验与心得 推荐阅读 Cortex-M3 1 浅谈STM32之DMA 浅谈STM32之ADC+DMA 开篇之前,需要声明,DMA涉及到 本次内容是关于ADC+DMA组合的 SRAM 的外设太多了,根本无法简单几 代码配置, 具体内容是官方提供的 DMA 句, 将其说清楚, 本篇文章也只是 使用案例。你可以到ST下载。或者 以下链接(本链接为永久有效,如 笼统的大致聊—下那点事,不涉及 若害怕丢失请收藏): 链接: 太多具体操作内容。如若有机会, 12C 总线协议初探 - STM32 【STM32】STM32之深入理解 会单独编写DMA+相应关涉的文... https://pan.baidu.com/s/1fOX5fS DMA 12C 接口外设学习笔记 发表于嵌入式开发 露水 发表于STM32 Boots 邵国际 露水 发表于STM32 1 条评论 **☆** 切换为时间排序 **₽** ⊕ 写下你的评论... **But** 10-16 那么问题来了,DMA请求属于中断请求吗?(DMA控制器发出中断请求吗) ┢ 赞



首发于

嵌入式系统知识总结

DMA原理介绍

79 人赞同了该文章

DMA的基本定义

DMA的主要特征

地址必须按数据传输宽度对齐。

辑或成为一个单独的中断请求。

·支持循环的缓冲器管理。

储器或外设) 带宽。

•外设到内存

•内存到外设

•内存到内存

送。它可以执行以下信息交换:

配置。

不撑了不撑了

DMA, 全称Direct Memory Access, 即直接存储器访问。

DMA传输将数据从一个地址空间复制到另一个地址空间,提供在外设和存储器之间或者存储器和 存储器之间的高速数据传输。当CPU初始化这个传输动作,传输动作本身是由DMA控制器来实现 和完成的。DMA传输方式无需CPU直接控制传输,也没有中断处理方式那样保留现场和恢复现场

·每个通道都直接连接专用的硬件DMA请求,每个通道都同样支持软件触发,这些功能通过软件来

·在同一个DMA模块上,多个请求间的优先权可以通过软件编程设置(共有四级:很高、高、中等

·独立数据源和目标数据区的传输宽度(字节、半字、全字),模拟打包和拆包的过程。源和目标

·每个通道都有3个事件标志(DMA半传输、DMA传输完成和DMA传输出错),这3个事件标志逻

DMA的工作框图如下图所示。DMA控制器和Cortex™-M4核心共享系统数据总线,执行直接存储 器数据传输。当CPU和DMA同时访问相同的目标(RAM或外设)时,DMA请求会暂停CPU访问 系统总线达若干个周期,总线仲裁器执行循环调度,以保证CPU至少可以得到一半的系统总线 (存

DMA控制器传输作为AHB主设备操作直接存储器,它可以控制AHB总线的控制矩阵以启动AHB传

和低), 优先权设置相等时由硬件决定(请求0优先于请求1, 依此类推)。

·存储器和存储器间的传输、外设和存储器、存储器和外设之间的传输。

·可编程的数据传输数目: 最大为65535 (0xFFFF) 。

STM32F411x系列芯片DMA控制器

·闪存、SRAM、外设的SRAM、APB1、APB2和AHB外设均可作为访问的源和目标。

过程,通过硬件为RAM和IO设备开辟一条直接传输数据的通道,使得CPU的效率大大提高。

19文章

赞同 79

7

分字

+ 关注他