赛题五：带约束的智能版图拼接

1.背景及意义

在 IC 的设计的过程中，常常需要遇到版图拼接的情形：通常在 IC 设计的角落位置，已经摆放了其他器件，在剩余的空间区域内，需要摆放一些电路元件，即对于给定数目的多个不同形状和尺寸的芯片版图，根据给定规则，对其进行合理摆放，使模块可以在限定区域摆放成功，并且满足模块布线的要求。 而模拟 IC 模块的设计难以摆脱人工，因有以下挑战：

1. 结构复杂、参数、设计规则以及指标多，搜索空间庞大
2. 器件级的拓扑结构与布线复杂多变
3. 极度依赖人的经验积累、研发周期长

人工版图拼接的工作量负担沉重，因为其结果好坏的指标计算时间很长，设计迭代周期较长，而且手动拼接利用率也难达最优，急需自动生成版图拼接技术。同时问题也可扩展到其他有关 AI Placement 的应用，前景十分广泛。

2.基本概念及符号

DRC 规则检查：华大提供布线器评估程序，主要检查事项：

1. 模块是否有 overlap，如果有 overlap 的模块都视为无效模块。> 明明元器件 module
2. 模块是否超出边界，如果有视为无效模块。
3. 对模块布局结果进行布线，验证布线的宽度，布线之间的 spacing 是否满足要求，如果不满足，有问题的布线结果视为无效。
4. 验证布线结果是否会与模块有 overlap，如果有，有问题布线视为无效。线 v.s. 模块
5. 评分标准是看放入限定区域的有效模块，即模块之间对定义的 Link 是可以正常布线。

3.问题的自然语言描述

给定 N 个不同形状的多边形模块和端口，放进一个给定的多边形区域中，求最佳摆放方案，使得

1）该区域容纳尽可能多的多边形模块，

2）尽可能减少各个模块之间的互连线长。



(a) 最佳方案　(b) 次优方案1：线长较大　(c) 次优方案2：无法容纳所有模块

4.问题的形式化描述

给定 N 个不同形状和尺寸的多边形(相当于版图边界外形)，多边形为矩形或边均为正交方向的多边形，给定摆放的多边形限制区域以及模块之间的端口连接关系。(判定多边形在限定区域是否可以布线成功由华大提供接口支持。华大将提供 20000 个样本，每个样本包括所有器件的位置和方向，以及模块的配对端口，以及布线是否成功的相关指标等)。求限定区域内的模块拼接结果

已知条件：N 个不同形状、尺寸的多边形，端口位置，限定区域大小

约束条件：模块之间连接关系、不得超出限定区域、不得重叠

决策变量：模块可以做基本的几何旋转

优化目标：在限定区域内放入更多的模块，模块重心越低越好，模块布线的总线长度越短越好。

用(x_i, y_i)表示每个模块的坐标，建立混合整数线性规划问题，最小化面积同时最小化连线，保证模块之间没有重叠，对于任意两个没有重叠的模块 Bi 和 Bj，满足以下约束条件中的一条



情况 1：$x_i + w_i \le x_j$ if B_i is to the left of B_j

or 情况 2：$x_i - w_j \ge x_j$ if B_i is to the right of B_j

or 情况 3：$y_i + h_i \le y_j$ if B_i is below B_j

or 情况 4：$y_i - h_j \ge y_j$ if B_i is above B_j (1)

在 B_i & B_j 为矩形时有效 如不是矩形则无效.

引入 W 和 H 为总宽度和高度的上限，引入整数变量x_{ij}和y_{ij}, $x_{ij}=0, y_{ij}=0$ 表示情况 1 成立，即 B_i 位于 B_j 左侧；$x_{ij}=0, y_{ij}=1$ 表示 B_i 位于 B_j 右侧即情况 2 成立，同理，$x_{ij}=1, y_{ij}=0$ B_i 位于 B_j 下侧，$x_{ij}=1, y_{ij}=1$ 表示 B_i 位于 B_j 上侧，注意到 B_i 与 B_j 如果相邻的话，其位置关系必为左右、右左、上下、下上中的一种，所以需要再引入一个 0-1 变量来描述 B_i 与 B_j 是否相邻，$z_{ij}=1$，则 B_i 与 B_j 相邻，$z_{ij}=0$，则说明 B_i 与 B_j 不相邻。

令 M 是一个充分大的数，则这四种情况可以分别描述为

$$x_i + w_i \le x_j + W(x_{ij} + y_{ij}) + M(1 - z_{ij})$$

$$x_i - w_j \ge x_j - W(1 + x_{ij} - y_{ij}) - M(1 - z_{ij})$$

$$y_i + h_i \le y_j + H(1 - x_{ij} + y_{ij}) + M(1 - z_{ij})$$

$$y_i - h_j \ge y_j - H\left(2 - x_{ij} - y_{ij}\right) - M(1 - z_{ij})$$

当 $z_{ij}=1$ 时，他们分别对应 4 中情况，当 $z_{ij}=0$ 时，上述四个式子对于任意 x_{ij}, y_{ij} 的取值都

成立，此时可以添加约束 $z_{ij} \ge x_{ij}, z_{ij} \ge y_{ij}$ 来迫使 $x_{ij}=0, y_{ij}=0$ 。

但是在此基础上描述的 0-1 整数线性规划问题只是描述了矩形之间的位置关系，并没有体现两个矩形之间的连线长度，建议引入 B_i 与 B_j 间的连线长度 l_{ij}，其中一个优化目标为模块布线的总线长度越短越好，则可以描述为 $\min \sum_{i,j} l_{ij} z_{ij}$ 。此外，上文的 W 和 H 为总宽度和高度的上限可以设为常量 D,在约束中所起的作用为一个足够大的数，每个矩形的左下角的坐标 (x_i, y_i) 应该是一个变量，这是问题中主要的决策变量，需要确定的位置，那么整个矩形区域的大小限定可以描述为 $\min x_{i_N} + w_{i_N}$， $\min\left(y_{j_N} + h_{j_N}\right)$，其中 i_N, j_N 分别表示最右边和最上边的矩形序号，因为不一定是第 N 个矩形放在最外侧，所以用了 i_N, j_N 的序号。因此这是一个多目标的 0-1 整数线性规划模型。现在的模型中还没有考虑不是矩形的多边形，也没有考虑重心等因素。

所以问题转化为线性规划问题

$$Min.Y$$

Y是什么？没定义

s.t.

$$0 \le x_i, x_i + w_i \le W \qquad 1 \le i \le n$$

$$0 \le y_i, y_i + h_i \le Y \qquad 1 \le i \le n$$

$$x_i + w_i \le x_j + W(x_{ij} + y_{ij}) + M(1 - z_{ij}) \qquad 1 \le i \le j \le n$$

$$x_i - w_j \ge x_j - W(1 + x_{ij} - y_{ij}) - M(1 - z_{ij}) \qquad 1 \le i \le j \le n$$

$$y_i + h_i \le y_j + H(1 - x_{ij} + y_{ij}) + M(1 - z_{ij}) \qquad 1 \le i \le j \le n$$

$$y_i - h_j \ge y_j - H\left(2 - x_{ij} - y_{ij}\right) - M(1 - z_{ij}) \qquad 1 \le i \le j \le n$$

$$x_{ij} = 0 or 1 \qquad 1 \le i \le j \le n$$

$$y_{ij} = 0 or 1 \qquad 1 \le i \le j \le n$$

$$z_{ij} = 0 or 1 \qquad 1 \le i \le j \le n$$

5.算例输入输出格式



最优布局的算法总体求解流程如上，打分流程将对输出结果进行验证，

模块文件格式 Ports_area_etc_input_1.txt：

```
Area: (XXX, XXX) (XXX, XXX) (XXX, XXX) (XXX, XXX)     //  布线区域设置
Rule: SD (5, 5); GATE (4, 4); SD_GATE (0.5); SD_ITO (0.5); GATE_ITO (0.5)
Module：M1                                            //模块 M1
Boundary：(0, 0) (90, 0) (90, 90) (0, 90); GATE       //M1 的边界
Port:   (0, 45) (5, 45) (5, 50) (0, 50); SD           //M1 的第一个端口，颜色 SD
Port:   (45, 0) (45, 5) (50, 5) (50, 0); GATE         //M1 的第二个端口，颜色 GATE
Module：M2
Boundary：(XXX, XXX)   (XXX, XXX)   (XXX, XXX)   (XXX, XXX); ITO
Port:   (XXX, XXX) (XXX, XXX) (XXX, XXX) (XXX, XXX); SD
Port:   (XXX, XXX) (XXX, XXX) (XXX, XXX) (XXX, XXX); GATE
```

连接文件格式 Ports_link_input_1.txt：

```
Link1:
M1    M2    M3
1      1      3    //模块 M1 的第一个端口，与 M2 的第一个端口和 M3 的第三个端口连接在一起
Link2:
M5    M7
2      3          //模块 M5 的第二个端口，与 M7 的第三个端口连接在一起
Link3:
M3    M5
1      2
```

摆放输出模块位置文件格式 result_1.txt：

```
Module：M1                                          //模块 M1
Orient：R0/R90/R180/R270/MX/MY/MXR90/MYR90          //M1 摆放位置的旋转方向
Offset :( XXX, XXX)                                 //M1 摆放的中心点位置
Module：M2
Orient：R0/R90/R180/R270/MX/MY/MXR90/MYR90
Offset :( XXX, XXX)
…
```

6.竞赛规则和评分标准

6.1 拼接规则：

a) 各多边形之间不允许重叠（overlap）
b) 各多边形允许做基本的几何旋转（0°/90°/180°/270°/MX/MY/MXR90/MYR90）

c) 摆放多边形不可以超出限定的区域，否则视为无效多边形
d) 多边形拼接的有效性，需通过布线接口验证是否可以布线成功
同时给出限定区域内的多边形布局和布线结果，布线结果通过华大布线 DRC 规则检查

6.2 评分标准

a）布局结果：每个 case 基本分 100 分
（1）全部放入限定区域并且布线成功 70 分
不能全部放入，分数等于 70 分*模块利用率*模块面积利用率
模块利用率 = 成功模块数/总模块数量
模块面积利用率 = 成功模块面积/总模块面积
说明： 如果在限定区域放入较多模块，但是通过布线接口检查，发现有些多边形接口连接失败，失败的模块将不计入成功个数和面积，如果摆放模块存在重叠，重叠模块都将不计入利用率结果。
（2）全部成功放入模块布线的总线长按照排序打分，总线长越短分数越高， 20 分/17 分/15 分/13 分/11 分/9 分/7 分/5 分/3 分/1 分，其他零分
（3）全部成功放入的模块重心按照排序打分，重心越低分数越高，10 分/9 分/8 分/7 分/6 分/5 分/4 分/3 分/2 分/1 分，其他零分
b）运行时间：20 分
（1）每个 case 5 分钟内出结果，不扣技术分。每超过 1 分钟，扣 4 分，扣分上限 20 分。
（2）10 分钟内不出结果，技术得分判 0
（3） 线程不超过 8 个
c）九天将根据评分规则的不足，逐步改进规则，以利于提升比赛水平

7. 参考文献

1) TR Lin， D Penney， M Pedram， L Chen: A Deep Reinforcement Learning Framework for Architectural Exploration: A Routerless NoC Case Study. 2020 IEEE International Symposium on High Performance Computer Architecture (HPCA)
2) A Mirhoseini， A Goldie， M Yazgan， JW Jiang， J Dean: A graph placement methodology for fast chip design. 10.1038/s41586-021-03544-w
3)A Goldie， A Mirhoseini:Placement Optimization with DeepReinforcement Learning. 2020
4)Azalia Mirhoseini, Anna Goldie, Google： Chip Placement withDeep Reinforcement Learning.22 Apr 2020.
https://arxiv.org/abs/2004.10746v1
5)Otten, R.; Ginneken, L. P. P. P.: Floorplan Design UsingSimulated Annealing. Prov.Of the ICCAD 1984,96-98, 1984
6)Ritter, H.; Schulten,K.: TopologyConservingMappings forLearning Motor Tasks. in Neural Networks for Computing,AIPConference Proceedings 151, Ed.J.S.Denker, pp.376-380, Snowbird,Utah, 1986
7)Zhang, C.; Mlynski, D. A.: VLSI-placement with a neuralnetwork model. Proc. Int. Symp. on Circ.and Syst. , pp. 475-478,1990.
8)Aykanat, C.; Bultan,T.; Haritaoglu, I.: A fast neural-networkalgorithm for VLSIcell placement', NeuralNetworks, Vol. 11, No. 9,pp.1671–1684. 1998
9)Hopfield, J.; Tank, D.W.: Neural computation of decisions inoptimization problems
10)H .; F u ji y o s h i, K .; K ajit a n i, Y .: VLSI moduleplacementbased on rectanglepacking by

the sequence-pair,''IEEE Trans. on Computer-Aided Design of IntegratedCircuits andSys-tems,Vo1.15, No.12, pp.1518-1524 (1996). 11) MCNC Benchmark Netlists for Floorplanning and Placement [Online] https://s2.smu.edu/~manikas/Benchmarks/MCNC_Benchmark_Netlists.html
12) Maegan Tucker, Ellen Novoseller, Preference-Based Learning for Exoskeleton Gait Optimization, 26 Sep 2019, https://arxiv.org/abs/1909.12316
13) https://xueshu.baidu.com/usercenter/paper/show?paperid=1p6n04c01a1h0640nh2606r0rk025842&site=xueshu_se
14) https://zhuanlan.zhihu.com/p/31067515
15) H Kong，T Yan，MDF Wong：Automatic bus planner for dense PCBs. Design Automation Conference, 2009. DAC '09. 46th ACM/IEEE

8.Q&A 文档链接

https://docs.qq.com/doc/DWUhPSWtQUkJTaW9T

9.官方给出的赛题解析

https://mp.weixin.qq.com/s/CvQ5WvvRs5Elz05I65p8mQ