详见: 网学天地 (www.e-studysky.com); 咨询QQ: 2696670126

绝密

启用前

哈尔滨工业大学

# 2005年硕士研究生入学考试试题参考答案

考试科目: 计算机专业基础

报考专业: 计算机科学与技术

考试科目代码:[424]

主观问答题,可根据考生表述明确与否酌情给分。

题号	-	_	=	四	五	六	七	八	九	-	总分
分数	10	8	8	22	27	30	5	20	8	12	150

### 1.数据结构部分(共75分)

- 一、填空题(每小题1分,共10分)
- 1.15 2. 关键路径 3. (n+1)/2 n+1 4.2"-1


7. C

2<sup>h-1</sup> 5. Huffman

- 7. n-e 8. m-n
- 二、单选题(每空1分,共8分)
- 2. B
- 3. B 4. B
- 6. C 5. A
- 三、判断题(每题1分.共8分)

- 1. 折半查找的判定树:

四、简答题(共 22 分)



ASL= $(1+2\times2+3\times4+8\times4+5\times3) \times \frac{1}{18} \approx 3.6$ 

查找失败的比较次数为5。

(1)A D

(2)将(1)中的序列看成是一个字符序列,则从起始位置开始,依次到序列中的任何一个位 置处,都可记录此时的字符"I"的个数 Ni 和 O 的个数 No,如果在任一位置处均有 Ni ≥ No 且对于 整个串有 Ni=No,则是合法的。

3. DFS:V1、V2、V4、V3 BFS:V1、V2、V3、V4

DFS 的基本思想:

设有无向图 G, 其中所有顶点都标记为 "未被访问过"。选择 G 中的一个顶点 V 作为搜索起点,将 V 标记为 "已访问过"。然后递归地搜索和 V 相邻但没有被访问过的顶点。当访问完从顶点 V 所能到达的所有顶点之后,如果 G 中还有未被访问过的顶点,则再选一个没有被访问过的顶点作为新的搜索起点。重复上述过程,直到访问完 G 中的所有顶点为止。

### 五、算法设计题(共27分)

### 1. 算法思想:

设所要插入的堆为大顶堆,将要插入的 key 值放在堆数组的最后,然后与其父结点进行比较,若 key 大于父结点,则交换两者的位置,否则插入成功。

算法描述:

void HeapInsert(R,key)//堆中开始有n个元素
{

 int i, j;
 ElemType temp;
 j = n + 1;
 i = j / 2;
 R[i] = key;
 while (j > 1){
 if (R[j] > R[i]) {
 temp = R[i];
 R[i] = kep;
 R[j] = temp;

else return;
}

ightherefore the second of the second of

# 2. 算法思想:

首先将所有记录的 count 字段全部初始化为-1,每次找到一个最小的记录,然后修改记录 count 值,并输出此元素,直到所有元素输出。

#### 算法描述:

```
void Sort(node R[], int n){
   int Index = 0, num = 0;
   node min;
   for (int i = 0; i < n; i++)
        R[i].count = -1;
   min.count = -1;
   while (num < n){</pre>
```

```
for (int i = 0; i < n; i++){
    if (R[i].conut == -1 && min.count == -1){}
       min = R[i];
        Index = i;
        min.count = 0;
    if (R[i].key>min){
        min = R[i];
        Index = i;
OutPut(R[Index]);
R[Index].count = ++num;
min.count = -1;
```

11.计算机组成原理部分(共75分)

六、填空题(每空1分,共30分)

信息传送控制 即通信双方如何 总线通信控制 总线判优控制 1. 总线控制器 半向步通信

获知开始/结束以及双方如何协调配合

2. 指令周期 机器周期

3. 程序查询 程序中断 DMA

4. 4M 1M2

630us 5. 620 us

快速进位 6. Cache 结构

0400 F6FF

8. FF.FFFFF

9. 组合逻辑 存储 硬连线 微程序

10. 14  $2^{32} = 4G$ 

七、选择题(每题1分,共5分)

5. C 4. B 3. B 2. C 1. D

#### 八、简答与计算题(共 20 分)

1. 不能得出 A 机比 B 机快的结论。因为 MIPS 值是对该机器指令系统的全部指令周期时间 按算术平均或者加权平均方式求得,基准程序也是基于这种算法加以编制、进行调试的。 但在执行具体程序时,其使用的指令集以及各种指令的使用频度会有很大不同,B机完全 有可能比A机提前完成程序。

2. DMA 接口电路中有以下 4 个寄存器:

主存地址寄存器 AR, 用于存放主存中需要交换数据的地址, 若主存容量为 1M×16 位, 由于 1M=2<sup>20</sup>, 故 AR 应为 20 位。

字计数器 WC, 用于记录传送数据的总字数, 若传送最大批量为 512B=256 字, 由于 256=28, 故 WC 应为 8 位。

数据缓冲寄存器 BR, 用于暂存每次传送的字数据, BR 应为 16 位。

设备地址寄存器 DAR, 用于存放设备码或表示设备信息存储区的寻址信息。若外设地址空间为 256=2<sup>8</sup>, 则设备地址码长 8 位, 即 DAR 应为 8 位。

3. 设采用原码形式机器数,加减交替除法

x=0.1010 [X]<sub>@</sub>=0.1010

 $x^* = 0.1010$ 

y = -0.1101

 $[y]_{\mathbb{R}} \neq 1,1101 \quad y^* = 0.1101$ 

 $[-y^*] = 1.0011$ 


商符 x₀⊕y₀=0⊕1=1

改(余数)	酶	50000000000000000000000000000000000000
0 1 0	0 0 0 0 x	和 高陰数
1 0 1 0	12 Son	余数为负。商0 ←1位 +[)**];;, 蘇陰數
0 1 1 0 1 0 1 1	100	余数为证,商1
0 0 1 0 0 1 1	0 1 1 0 1 1 x	余数为正,商1 ←1位 +[-)'']++、减除数
1 0 1 0 1 0	0 1 1 0 1 1 0 x	余数为负,商0 ←1位 +【パ*】®,减除数
1 0 1	01100	余数为负,商0 +[x**]素,加除数
1 0 0		恢复余数
	0 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1	0 1 0 0 0 0 0 x 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1

商: 1.1100 余: 0.00000100 x/y=-0.1100+(0.00000100)/(-0.1101)

4. CPU 进入中断响应周期要完成保护程序断点、寻找服务程序入口地址、关中断等操作。这些操作由中断隐指令完成,即由硬件自动完成。

5. 双重分组跳跃进位链是将 n 位全加器分成几个大组, 大组内有包含若干小组, 每个大组内所包含的各个小组的最高进位是同时产生的, 大组与大组之间采用串行进位。因为各个小组的最高进位是同时产生的, 小组内的其他进位也是同时产生的(小组内的其他信号与小组的最高位进位并不是同时产生的), 故这种进位链又有"组(小组)内并行, 组(小组)间并行之称", 并且其速度较快。



 $C_{13} = D_{13} + T_{13}C_{16}$ 

 $C_8 = D_8 + T_8 C_{13} = D_8 + T_8 D_{13} + T_8 T_{13} C_{16}$ 

 $C_5 = D_5 + T_5C_8 = D_5 + T_5D_8 + T_5T_8D_{13} + T_5T_8T_{13}C_{16}$ 

A15 A14 A13 A12 A11 A10 A9 A8 A7

 $C_0 = D_0 + T_0C_5 = D_0 + T_0D_5 + T_0T_5D_8 + T_0T_5T_8D_{13} + T_0T_5T_8T_{13}D_{16}$ 


#### 九、

根据主存地址空间分配,最小 4K 地址空间 为系统程序工作区,选用 1 片 4K×8 位 RAM;最大 8K 为系统程序区,选用 1 片 8K×8 位 ROM;与系统相邻的 16K 为用户程序区,选用 1 片 16K×8 位 RAM 芯片。各芯片地址如下:


A6

A4 A3

4K×8位RAM



十、综合题(12分)



## 2. 取址阶段:

- $T_0$   $PC \rightarrow MAR$   $1 \rightarrow R$
- T₁ M(MAR)→MDR
- $(PC)+1 \rightarrow PC$
- T₂ MDR→IR OP(IR)→ID


## 间址阶段:

- T₀ Ad(IR)→MAR
- Γ<sub>1</sub> M(MAR)→MDR
- 执行阶段:
  - To MDR MAR 1-R
  - T<sub>1</sub> MMAR) MDR
- ACC→R1
- $T_2$  (MDR)+(R1) $\rightarrow$ R2
- 12 (divine the s
- $T_3$
- R2 ACC

. CU采用微程序设计,需增加给出下条微指令地址的微操作命令,即:

Ad(CMDR) →CMAR

OP(IR) →微地址形成部件→CMAR



由图可知:若 CU 采用微程序控制设计,则 CU 中应包含控制存储器、CMAR、CMDR、地址译码器、微地址形成部件、顺序逻辑、时钟系统提供 CLK、提供标态的程序状态字寄存器 PSW、



