第4章 组合逻辑电路

Combinational Logic Circuit

>逻辑电路 { 组合逻辑电路 时序逻辑电路

组合逻辑电路特点:

任何时刻输出仅取决于当时的输入 由门电路构成 无反馈线 (no memory)


§ 4.1 组合电路分析

Combinational Logic Circuit Analysis

 \triangleright 分析:已知电路,求输出(F),分析电路功能

- ▶步骤:
- ① 从输入端到输出端,逐级写出各逻辑门的输出;
- ②化简逻辑函数
- ③ 列出真值表
- ④ 分析电路功能

例:分析下图电路



解: 1. 写出各门输出变量 T_i

2. 化简T_i

$$T_1 = AB$$
 $T_2 = A+B$ $T_3 = (A+B)C$
$$T_4 = A+B+C$$
 $T_5 = ABC$

A
$$T_1 = AB$$

B $T_2 = A + B$


C $T_3 = (A + B)C$
 $T_4 = A + B + C$
 $T_5 = ABC$

$$F_{1} = T_{1} + T_{3} = AB + (A + B)C = AB + AC + BC$$

$$T_{6} = \overline{F_{1}}$$

$$T_{7} = T_{6} \cdot T_{4} = (\overline{AB + AC + BC})(A + B + C)$$

$$= \overline{ABC} + \overline{ABC} + A\overline{BC}$$



$$T_5 = ABC$$

$$T_7 = \overline{ABC} + \overline{ABC} + A\overline{BC}$$

$$F_1 = T_1 + T_3 = AB + (A + B)C = AB + AC + BC$$

$$F_2 = T_7 + T_5 = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC$$

3. 列出真值表

$$F_1 = AB + BC + AC$$

= $\sum (3,5,6,7)$

$$F_2 = \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + ABC$$
$$= \sum (1, 2, 4, 7)$$

4. 分析

$$F_1 = AB + BC + AC$$

$$F_{2} = \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + ABC$$
$$= \overline{A}(\overline{B}C + B\overline{C}) + A(\overline{B} \cdot \overline{C} + BC)$$

$$=\overline{A}(B\oplus C)+\overline{A}(\overline{B\oplus C})$$

$= A \oplus B \oplus C$


真值表

\boldsymbol{A}	B	\boldsymbol{C}	F_1	\boldsymbol{F}_2
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1
		*		

三变量表决电路 异或

§ 4.2 组合逻辑电路设计

Combinational Logic Circuit Design



设计的主要步骤:

- 确定输入、输出及它们的关系
- 列出真值表
- 得出函数的最简形式
- ●画出电路图

例 1: 设计一个三人表决电路


三人选举组长,1和0分别表示同意和不同意,获得2票或以上票数当选 (logic 1),否则落选 (logic 0)。

三位选民
$$\begin{cases} 1 & 同意 \\ A,B,C & 0 \end{cases}$$

结果:
$$F$$
 $\left\{ \begin{array}{c} 1 \\ 0 \end{array} \right.$ 落选


A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

\boldsymbol{A}	B	\boldsymbol{C}	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



$$F = AB + AC + BC$$


电路



关键:分析

例 2: 设计一个交通灯错误状态报警电路: 红黄绿三色交通灯,一盏灯亮为正确,其它情况全为错误,需要发出报警信号。

工作状态:有一盏灯亮,并只有一盏灯亮



解:


1. 分析


2. 真值表:

R	Y	\boldsymbol{G}	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

R	Y	G	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

3. 化简函数






$$F = \overline{R} \cdot \overline{Y} \cdot \overline{G} + RY + RG + YG$$

例 3:


一大一小两个水泵(M_L , M_S)向水箱泵水; 当水箱中水位低于 \mathbb{C} 点时,小水泵 M_S 单独泵水; 当水位低于 \mathbb{C} 低于 \mathbb{B} 点时,大水泵 M_L 单独泵水; 当水位低于 \mathbb{A} 点时,两个泵同时泵水; 写出两个水泵工作的逻辑函数。




$$\mathbf{\hat{A}}$$
 \mathbf{A} \mathbf{B} \mathbf{C} $=1$ 低于相应水位 $=0$ 不低于


输出
$$=1$$
 工作 M_S, M_L $=0$ 不工作

\boldsymbol{A}	B	C	M_1	_L M	$I_{\mathbf{S}}$		
0	0	0	0	0			
0	0	1	0	1			ተ ለዩ ብ
0	1	0	Φ	Φ	←		可能出
0	1	1	1	0	_	, - ,	关于B
1	0	0	Φ	Ф			下低于
1	0	1	Φ	Φ		C	
1	1	0	Φ	Φ			
1	1	1	1	1			





$$M_{\rm L} = B$$



$$M_{\rm S} = A + \bar{B}C$$

例 4:

三位评委裁判举重比赛,一名主裁判,两名副裁判。认为成功举起杠铃时按下按钮 (logic 1),否则为 logic 0;结果由红、绿灯表示:灯亮和灭分别为逻辑1和 0。红灯和绿灯都亮,表示"完全举起";只有红灯亮表示"需要研究录像决定";其他情况为没有举起.

- 1. 三位裁判都按键,红、绿灯都亮;
- 2. 一位主裁判和一位副裁判按键,红、绿灯都亮;
- 3. 一位主裁判或两位副裁判按键,只有红灯亮;
- 4. 其他情况灯都不亮.

用与非门设计一个满足上述要求的控制电路。


输入

输出 R,G 1亮 0暗


真值表

\boldsymbol{A}	B	\boldsymbol{C}	R	\boldsymbol{G}
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

化简




$$R = A + BC = \overline{A} \cdot \overline{BC}$$



$$G = AB + AC = \overline{AB} \cdot \overline{AC}$$

电路

NAND gates



§ 4.4 译码器 Decoders

译码器的功能是将输入的二进制代码译成对应的 输出信号或另一种形式的代码,译码器通常是一个 多输入多输出的组合逻辑电路。

n-bit 二进制输入

 $\stackrel{\text{convert}}{\longrightarrow} \leq 2^n$ 输出

二进制译码器 码制变换译码器 显示译码器

4.4.1 二进制译码器 Binary Decoders

将二进制代码"翻译"成一一对应的输出高、 低电平信号。

Inputs: n 位二进制代码;

Outputs: 2ⁿ 个输入的各种组合

用 n 个二进制输入端控制 2n 个输出端

1. 2线 - 4线译码器 2-to-4 Decoder

1). 输出高电平有效译码器 Active-High


Input	Output			
A B	$\mathbf{D}_0 \mathbf{D}_1 \mathbf{D}_2 \mathbf{D}_3$			
0 0	1 0 0 0			
0 1	0 1 0 0			
1 0	0 0 1 0			
1 1	0 0 0 1			

输入数码是二进制数几, 第几号输出就是唯一的高电 平,其余输出皆为低电平。


电路

E: enable


E = 0, 译码器工作 E = 1, 译码器被锁住



当与门和与非门输入0,逻辑门被锁住。




当或门和或非门输入1,逻辑门被锁住



2-4 高电平有效译码器符号

A, B: 地址线




注意:译码器的输出是标准形式 (最小项,最大项)

2) 2-4 线低电平有效译码器 Active-Low


Input	Output
A B	$\mathbf{D}_0 \mathbf{D}_1 \mathbf{D}_2 \mathbf{D}_3$
0 0	0 1 1 1
0 1	1 0 1 1
1 0	1 1 0 1
1 1	1 1 1 0

输入数码是几,第几号输出就是唯一的低电平0,其余输出均是高电平1

电路



符号




If
$$\overline{E} = 1$$

$$D_0 D_1 D_2 D_3 = ?$$

2. 3线-8线译码器

高电平有效 3-8 译码器


符号



低电平有效 3-8 译码器: IC 74138


- 3 数据输入
- 8 输出
- 3 使能输入

$$\begin{cases}
S_A & \text{Active-high} \\
\overline{S}_B \\
\overline{S}_C
\end{cases}$$
 Active-low



74138: MSI (medium scale integration)

管脚图











3. 译码器实现逻辑函数

例:用译码器和逻辑门实现下列一组函数

$$F_1(A, B, C) = A\overline{B}C + B\overline{C} + \overline{A} \cdot \overline{C}$$
$$F_2(A, B, C) = (A + \overline{B} + C)(\overline{B} + \overline{C})$$

变成标准形式





$$F_1(A, B, C) = \sum (0, 2, 5, 6) = \prod (1, 3, 4, 7)$$

$$F_2(A, B, C) = \sum (0,1,4,5,6) = \prod (2,3,7)$$


方法 1: 译码器 + 或门

高电平有效译码器

输出:最小项

标准与或式

$$F_1(A, B, C) = \sum (0, 2, 5, 6)$$
$$F_2(A, B, C) = \sum (0, 1, 4, 5, 6)$$



方法2: 译码器 + 与非门

$$F_1(A, B, C) = \sum (0, 2, 5, 6)$$
$$F_2(A, B, C) = \sum (0, 1, 4, 5, 6)$$

低电平有效译码器 (74138)


与非门 → 最小项编号

$$F_{1}(A,B,C) = m_{0} + m_{2} + m_{5} + m_{6}$$

$$= \overline{m_{0} + m_{2} + m_{5} + m_{6}}$$

$$= \overline{m_{0}} \square \overline{m_{2}} \square \overline{m_{5}} \square \overline{m_{6}}$$

与或式 → 与非门



方法 3: 译码器 + 与门

低电平有效译码器

$$F_{1}(A,B,C) = \Pi (1,3,4,7)$$


$$= M_{1} \cdot M_{3} \cdot M_{4} \cdot M_{7}$$

$$= \overline{m}_{1} \cdot \overline{m}_{3} \cdot \overline{m}_{4} \cdot \overline{m}_{7}$$

$$F_{2}(A,B,C) = \Pi (2,3,7)$$

$$= M_{2} \cdot M_{3} \cdot M_{7}$$

$$= \overline{m}_{2} \cdot \overline{m}_{3} \cdot \overline{m}_{7}$$



标准或与式: 低电平有效译码器 + 与门

结论:

用一个译码器实现一组函数

高电平有效译码器 + 或门 (最小项)

低电平有效译码器 +与门(与非门)

最大项

最小项

BCD码转十进制译码器 4.4.2 **BCD-to-Decimal Decoders**

功能:将BCD 码转换成十进制码.


4-10线译码器 IC 7442

注意:

输出:低电平有效

输入: 有效输入 0000-1001

无效输入 1010-1111



输入 BCD 码

输入数码是几,第几号输出就是唯一的低电平0

4.4.3 显示译码器 (/驱动器) Display Decoder (/Driver)

1. 7段数码管

a
f g b
e c


7段数码管显示器是常见的显示器

数码管由7段发光管构成

LED: light emitting diode


LCD: liquid crystal display

连接方式不同分成共阴极和共阳极两种



共阴极

二极管 → 逻辑高 → 亮



共阳极

二极管 → 逻辑低 → 亮


BS201B

2. 显示译码器

要显示0-9十个数字,需要用译码器来驱动

显示译码器/驱动器 7448


输入 4 线 4 位二进制数 / 8421 BCD 码



输出高有效, 驱动共阴极管

小一定只有一个输出端高(或低)有效

显示译码 器内部电 路设计




ABCD	abcdefg
0000	1111110
0001	0110000
0010	1101101
0011	1111001
0100	0110011
0101	1011011
0110	0011111
0111	1110000
1000	1111111
1001	1110011







分别做7个卡诺图



$$Y_a = A + \overline{B} \cdot \overline{D} + BD + CD$$
$$= A + CD + \overline{B \oplus D}$$





§ 4.5 多路(数据)选择器 MUX

Multiplexers (Data Selectors)


MUX 功能: 在多路输入数据中选择一路进行输出

1. 4 线-1线 MUX

相当于4个数据 D_0, D_1, D_2, D_3 中选一个,由开关AB 控制。

AB: 控制输入(地址输入)

n 位地址线可以控制 2n 个数据输入



Ē	A B	$oldsymbol{F}$
0	0 0	D_0
0	0 1	D_1
0	1 0	D_2
0	1 1	D_3
1	φφ	0


AB任取一值时,只有一个与门输出1(D),其他为0,或之后为F。

E为使能端。在 E=0 的条件下, 控制码是几,就把第几号数据送到唯一的输出端

Decoder + Data lines + OR gate

MSI 4-1 MUX 74153 (一芯片上有 2 个 4-1 MUX)

符号




ST Select Transform 选通端,低电平有效

A₁A₀: 地址线 (控制输入)

2. 8线-1线 MUX 74151 (MSI)

位地址线: $A_2A_1A_0$; 8 条数据线: D_0 - D_7



3. MUX实现逻辑函数


例 1: 用MUX 实现函数

$$F(A, B, C) = \overline{A}BC + B\overline{C} + A\overline{B}C$$

解:

3变量

选择 74151 (8-1 MUX)



一个 MUX 只能实现一个逻辑函数


例 2: 用双4选1 MUX 74153 实现下列函数

$$F_1(X,Y) = X(\overline{X} + Y) = XY = m_3$$

$$F_2(X,Y) = \prod (0,2)$$

解:

标准形式




例 3: 用一片 74151 实现下列函数


$$F(A,B,C,D) = ABCD + A\overline{B}C\overline{D} + \overline{A}BCD + \overline{A}\overline{B}\overline{C} + ABC\overline{D}$$

解:

74151 3变量

$$D \rightarrow VEM$$






例 4. 用一片4-1 MUX实现


$$F(A,B,C,D) = \overline{A}BCD + AB + \overline{A} \cdot \overline{B} \cdot \overline{C} + A\overline{B} \cdot \overline{D}$$

解:

4-1 MUX 2 变量


2 变量 C、 $D \rightarrow VEM$





数据分配器 Demultiplexers (DEMUX)

(Data Distributors)



A	В	Y ₀	Y ₁	Y ₂	Y ₃
0	0	D 0 0 0	0	0	0
0	1	0	D	0	0
1	0	0	0	\boldsymbol{D}	0
1	1	0	0	0	D

控制数码是几,就把输入数据送到第几路输出端


常用译码器实现数据分配。 Decoder +Data

1-4 **DEMUX** 1-8 **DEMUX** 1-16 **DEMUX**

MUX 应用


- 1) 实现逻辑函数
- 2) 多路数字开关

实现路由选择,将MUX和DEMUX结合使用, 实现时分多路数据通信.



3) 数据并行/串行转换

MUX 和计数器



计数器从 $000 \sim 111$ 循环,使MUX 依次选择 $D_0 \sim D_7$ 输出。

§ 4.6 比较器 Comparators

基本功能: 比较两个二进制数的大小

4.6.1 一位比较器 One Bit Comparator

输入: A, B

输出: 比较结果 $\left\{ egin{array}{ll} L(A>B) & large \\ S(A<B) & small \\ E(A=B) & equal \end{array} \right\}$ 高有效 No 0

真值表


A B	L	S	E
0 0	0	0	1
0 1	0	1	0
1 0	1	0	0
1 1	0	0	1

$$\begin{cases}
L = A\overline{B} \\
S = \overline{A}B
\end{cases}$$

$$E = AB + \overline{A} \cdot \overline{B}$$

$$= A \odot B$$

Circuit



4.6.2 四位比较器 Four Bits Comparator

8 输入
$$\begin{cases} A: A_3 A_2 A_1 A_0 \\ B: B_3 B_2 B_1 B_0 \end{cases}$$
 3 输出
$$\begin{cases} L(A>B) \\ S(A$$

从最高位开始比较。

中规模4位比较器芯片7485:

$$3$$
个级联输入端
$$\begin{cases} l(A>B) \\ s(A 来自低位的 比较结果$$

真值表:


比较输入	纫	联输	λ	输	出	
$A_3 B_3 A_2 B_2 A_1 B_1 A_0 B_0$	l(A>B)	s(A < B)	e(A=B)	L(A>B)	S(A < B)	E(A=B)
$A_3 > B_3 \mathbf{X} \mathbf{X} \mathbf{X}$	X	X	X	1	0	0
$A_3 < B_3 \times X \times X$	X	X	X	0	1	0
$A_3 = B_3 A_2 > B_2 X X$	X	X	X	1	0	0
E_3 $A_2 < B_2$ X X	X	\mathbf{X}	X	0	1	0
$E_3 A_2 = B_2 A_1 > B_1 X$	X	X	X	1	0	0
E_3 E_2 $A_1 < B_1$ X	X	X	X	0	1	0
E_3 E_2 $A_1 = B_1$ $A_0 > B_0$	X	\mathbf{X}	X	1	0	0
E_3 E_2 E_1 $A_0 < B_0$	X	X	X	0	1	0
E_3 E_2 E_1 $A_0=B_0$	1	0	0	1	0	0
E_3 E_2 E_1 E_0	0	1	0	0	1	0
E_3 E_2 E_1 E_0	0	0	1	0	0	1

输出:

$$\begin{cases} E = E_3 E_2 E_1 E_0 e \\ L = L_3 + E_3 L_2 + E_3 E_2 L_1 + E_3 E_2 E_1 L_0 + E_3 E_2 E_1 l \\ S = S_3 + E_3 S_2 + E_3 E_2 S_1 + E_3 E_2 E_1 S_0 + E_3 E_2 E_1 E_0 s \end{cases}$$


7845 符号:

IEEE



4.6.3 比较器级联扩展 Cascading Comparators

2片7485 连成一个8位数值比较器




先用高位片,若高位片比出结果 (A>B or A<B),则与级联输入状态无关;若高位片相等(A=B),再看级联输入,即看低位比较结果 lse,若低位仍相等,则A=B。

例: 比较
$$\begin{cases} A=11010111 \\ B=10110010 \end{cases}$$
 输出 $(S,E,L)=(0,0,1)$

$$\begin{cases} A = 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 \\ B = 0 & 1 & 0 & 0 & 1 & 0 & 1 & 0 \end{cases}$$
 输出(S,E,L)=(1,0,0)

$$\begin{cases} A = 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 \\ B = 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 \end{cases} \quad \text{\hat{m} \coprod (S,E,L) = (s,e,l) = (0,1,0)}$$



§ 4.7 加法器 Adders

Adders are important not only in computer, but in many types of digital systems in which numerical data are processed.

4.7.1 半加器 Half Adder

功能: 实现两个一位二进制数相加


2输入: A, B 2输出: S (sum) C_0 (carry out)

$$A$$
+ B
 C_0 S

\boldsymbol{A}	В	S	$C_{\rm o}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$
$$C_0 = AB$$

$$S = A \oplus B$$
$$C_{O} = AB$$



符号:

4.7.2 全加器 Full Adder

- 3输入: A, B, C_i (来自低位的进位)
- 2 输出: S, C_{i+1} (向高位的进位)


$$S = A \oplus B \oplus C_i$$
 奇数个1,本位和为1

$$C_{i+1} = AB + AC_i + BC_i$$


任何两个数为1,进位

ABC_{i}		S	C_{i+1}
0	0 0	0	0
0	0 1	1	0
0	1 0	1	0
0	1 1	0	1
1	0 0	1	0
1	0 1	0	1
1	1 0	0	1
1	1 1	1	1

符号



IEEE



4.7.3 并行加法器 Parallel Adder

多位二进制数相加时,每位一个全加器,加法器并行

并行加法器中进位方式: 串行(脉冲)进位超前进位

串行进位(Ripple carry):

并行输入,串行进位:结构简单,速度慢

为提高运算速度,采用超前进位方法。

超前进位(Carry look-ahead)

分析

全加器输出:

 $S_i = A_i \oplus B_i \oplus C_i$

 $C_{i+1} = \overline{A}_i B_i C_i + A_i \overline{B}_i C_i + A_i B_i \overline{C}_i + A_i B_i \overline{C}_i$

 $=A_iB_i+(A_i\oplus B_i)C_i$

定义: $\begin{cases} G_i = A_i B_i & \text{产生变量 (Carry generation)} \\ P_i = A_i \oplus B_i & \text{传输变量 (Carry propagation)} \end{cases}$

输出写成 $\begin{cases} S_i = P_i \oplus C_i \\ C_{i-1} = G_i + P_i C_i \end{cases}$

$$C_1 = G_0 + P_0 C_0$$

$$\begin{cases} G_i = A_i B_i \\ P_i = A_i \oplus B_i \end{cases}$$

$$C_{i+1} = G_i + P_i C_i$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2C_2 = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_0$$

$C_0 = 0$, C_i 只与G, P 有关,即只与A, B 有关,可以并行产生

相当于四个全加器同时计算,而不是第一个做完,得到 C_1 后,第二个再做。提高速度。

超前进位加法器74283:

 $\begin{array}{c}
A_{0} - O \\
A_{1} - O \\
A_{2} - O \\
A_{3} - O \\
B_{0} - O \\
B_{1} - O \\
B_{2} - O \\
B_{3} - CO \\
CI
\end{array}$ $\begin{array}{c}
\Sigma \\
O - S_{0} \\
S_{1} - S_{2} \\
S_{2} - S_{3} \\
CO - C_{2}
\end{array}$

惯用符号

国际标准符号

§ 4.8 组合逻辑电路的竞争冒险 Race-Hazard of Combinational Logic

前面讨论电路是输入输出处于稳定的逻辑电平的情况。为了保证工作的可靠性,要考虑输入信号逻辑电平发生变化的瞬间电路的工作情况。

由门电路的传输延时引起的问题

竞争:从输入到输出的途径不同,延时时间不同, 到达输出端的时间不同,这种现象为竞争。

冒险: 竞争结果导致逻辑电路产生错误输出, 称为冒险或险象。

4.8.1 竞争冒险的分类与判别

$$F = AB + \bar{A}C$$

A到达终点的途径不同

当
$$B = C = 1$$
 $F = A + A = 1$


$$F = A + \overline{A} = 1$$


F 应该总是高电平

传播延时

F - 窄的负脉冲

(hazard)





毛刺 (glitch)

$$G = (A+B)(\overline{A}+C)$$

当
$$B=C=0$$


$$G = A \cdot \overline{A} = 0$$


G应该总是低电平

传播延时 -

G-窄的正脉冲

冒险 (glitch)







4.8.2 竞争冒险消除方法

1. 接入滤波电容

竞争冒险引起的脉冲一般很窄(几十纳秒),在输出端 并接一个滤波电容,将其滤掉。

2. 引入取样脉冲






在输出端接取样脉冲,仅在输出处于稳定值时 出现。取样脉冲为0期间,输出端信息无效。

3. 修改设计方案

$$F = A + \overline{A}$$
 冒险



引入冗余项,可以消除冒险

两个圈相切, 存在冒险

$$F = AB + AC$$
 \longrightarrow $F = AB + AC + BC$ 无竞争冒险

作业

4.2 4.18

4.5 4.21

4.6 4.23

4.10 4.26

4.11 4.30

4.14 (不包含符号位)