















●大连班二大学

- 分析组合逻辑电路,一般是根据已知的逻辑电路,找出其逻辑函数表达式,或写出其真值表,从而了解其电路的逻辑功能。有时分析的目的在于检验所设计的逻辑电路是否能实现预定的逻辑功能。
 - ♦ 分析组合逻辑电路的一般步骤:
- ①用文字或符号标出各个门的输入或输出。
- ②从输入端到输出端逐级写出输出函数对输入变量的逻辑 函数表达式,也可由输出端向输入端逐级推导,最后得到 以输入变量表示的输出逻辑函数表达式。
 - ③用逻辑代数或卡诺图化简或变换各逻辑函数表达式, 列出真值表。

浴

④根据真值表或逻辑函数表达式确定电路的逻辑功能。



●大连程二大学

ઝ

列题4.1 分析如下组合电路 □ += E

逻辑图


જ

ઝ

BO

逐级写出从输入到输出

ઝ



œ

Y = AB + BC + CA

(2)

 $Y_i = \overline{CA}$

7 廿

最简与或

表达式


 \overline{BC}


 $=\overline{AB}$

 $= \overline{Y_1 Y_2 Y_3} =$

=AB $=\overline{BC}$


逻辑表达





W 2





●大连程二大学


逻辑状态表

0 0 0

第四章 组合逻辑电路 (Combination Logic

® 13

 $=(\overline{A}+\overline{B}) \bullet A + (\overline{A}+\overline{B}) \bullet B = A \bullet \overline{B} + \overline{A} \bullet B$



Y=1; A、B全为1时,Y=0。所以Y和A、 B的逻辑关系为与非运算的关系。

 $Y = \overline{A} + \overline{B} = AB$ 用与非门实现

ઝ

A $B \circ$

电路的输出Y只与输入A、B有 关,而与输入C无关。Y和A、B的逻辑关系为: A、B中只要一个为0,


●大生程→大学

电路的逻辑功能

真值表




15




11

F = AB + BC + CA

® 16
















●大连班二大学

第四章 组合逻辑电路 (Combination L


$$Y = BC + AC + AB$$

$$G = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC$$

$$= \overline{A}(B \oplus C) + A(B \odot C)$$

$$= A \oplus B \oplus C$$

与或逻辑表达式转换为与非形式; 然后再画出如下图所示的逻 与非门,实现该设计电路的设计步骤如下:首先,将化简后的 (4) 画逻辑图: 逻辑电路图如下图所示。若要求用TTL 辑图; 最后, 画出用与非门实现的组合逻辑电路。







- 有三个班学生上自习,大教室能容纳两个班学生,小教 室能容纳一个班学生。设计两个教室是否开灯的逻辑控 制电路,要求如下: (1) 一个班学生上自习, 开小教室的灯。

 - 两个班上自习, 开大教室的灯。三个班上自习, 两教室均开灯。 3 3
- (1) 确定输入、输出变量的个数: 根据电路要求,设输入变量A、B、C分别表示三个班学生是否上自习,1表示上自习,0表示不上自习;输出变量Y、G分别表示大教室、小教室的灯是否亮,1表示亮,0表示灭。







●大连程→大学

第四章 组合逻辑电路 (Com

●大连程二大学

例题4.8 设计复合如下要求的电路

解:

灯亮时Y为1, 灯灭时Y为0。根据逻辑要

求列出真值表

 $\left(-\right)$

穷举法

真值表

8 29


N。并设A、B闭合时为1, 断开时为0;

设楼上开关为A, 楼下开关为B, 灯泡为

能描述 电路功

> 设计一个楼上、楼下开关的控制逻辑电 路来控制楼梯上的路灯,使之在上楼前,用

楼下开关打开电灯,上楼后,用楼上开关关 灭电灯;或者在下楼前,用楼上开关打开电 灯,下楼后,用楼下开关关灭电灯。



◎大生班-大学

第四章 组合逻辑电路 (Combination

4.3.1 普通编码器


例题4.9 设计一个4线-2线编码器(用或门)

帮:

30



(1)确定输入、输出变量个数:由题意知输入为10、11、12、13四个信息,输出为Y0、Y1,当对11编码时为1,不编码为0,并依此按1;下角标的值与Y0、Y1二进制代码的值相对应进行编码。



33


32

●大连程二大学

第四章 组合逻辑电路 (Combination L

完整的真值表


Io I I I I I I I



33

× -- × × ×

× 1 ×



第四章 组合逻辑电路 (Combination L


(3) 化简


- N W 0

第四章 组合逻辑电路 (Combination Log

(2) 列编码表:

第四章 组合逻辑电路 (Combination L









●大连程→大学

第四章 组合逻辑电路 (Combir


播加优先级


设 Γ_1 的优先级别最高, Γ 6次之,依此类推, Γ_0 最低。

有编码请求时Y_s=1,以区分无编码请求和I₀有效、

獨加标志值 Vs

#





◎大连班二大学

第四章 组合逻辑电路 (Combinat





№

低优先权

高优先权

74LS148





4.4.3 显示译码器

世十二 制编码

第四章 组合逻辑电路 (Combination Lo.

缲

世十 制数

ò


1 2 6 4 3 3 7

第四章 组合逻辑电路 (Combination Logic

使用的集成译码器

(P)管脚器

 $A_1 - 1$ $A_2 - 2$ LT - 3 RR = 5 $A_3 - 6$ $A_4 - 6$ $A_6 - 7$ GND - 8





第四章 组合逻辑电路 (Combination Lo

3选1数据选择器74151功能表

#3	124			lđ	lΦ	lα	lď	Ιđ	lσ	Ιď	ъ
緷	Ā		0	Ω	Ď	Ď	ď	Ď	Ď	ប៉	D,
	囃	Ą	×	0	-	0	-	0		0	-
~	担	Ą	×	0	0		-	0	0	-	
	蛪	Ą	×	0	0	0	0			-	
40											
緷	使能	ь	1	0	0	0	0	0	0	0	0

82

○ 大连程→大学 <mark>注意二:</mark> 当逻辑函数的变量个数大于数据选择器的地址输入 变量个数时。 第四章 组合逻辑电路 (Combi

 $L = AB + BC + A\overline{C}$

解: 将A、B接到地址输入端,C加到适当的数据输入端。

根据真值表画出连线图。	7			4选1数据选择器	A_1A_0 D_3 D_2 D_1			A B	1	
	:值表	Ţ	0	0	0	-	1	0	1	-1
的真(I的真值表	υ	0			-	0	-		
数[В	0	0	-		0	0		
作出逻辑函数I的真值表,		¥	0	0	0	0		-	-	
作出										

7	22	7	4选1数据选择器	A_1A_0 D_3 D_2 D_1 D_0			A B			
值表	T	0	0	0	1		0	-1	1	
L的真值表	S	0		0		0		0		
	В	0	0	-		0	0	-		
	اــا	_	_	_	_	_	_	_	_	

85

4.6 数值比较器

第四章 组合逻辑电路 (Combir

- 较两个数A和B的大小,数字比较器就是对两个位数相同的二进制数A、B进行比较,其结果有A>B 在数字系统中,特别是在计算机中,经常需要比 、A<B和A=B三种可能性。
- 用来完成两个二进制数的大小比较的逻辑电路称 为数值比较器,简称比较器。

88 **®**

●大连程二大学 第四章 组合逻辑电路

●大连班二大学

<mark>注意一:</mark>输入变量个数相同时,可直接用数据选择器来实现逻辑函数。

4.5.2 数据选择器实现逻辑函数

列■ 试用8选1数据选择器74151实现逻辑函数:

L = AB + BC + AC

例题4.18 用两片74LS151连接成一个十六选一的数 据选择器

最高位A3的输入可以由两片八选一数据选择器的使能 端接非门来实现, 低三位地址输入端由两片74LS151 十六选一的数据选择器的地址输入端有四位, 的地址输入端相连而成。

信号A3A2A1A0选择数据D0~D7输出; A3=1时, 高位片 当A3=0时, 低位片74LS151工作, 根据地址控制 工作, 选择D8~D15进行输出。



●大生祖二大学

◎大生班-大学

第四章 组合逻辑电路 (Combination Log

® 84

 $A_2 A_1 A_0 D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0$

74151

 $L = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$

画出连线图。

 $=m_3+m_5+m_6+m_7$

解: 将逻辑函数转换成最小

项表达式:

例题4.21 用 4-1 数据选择器实现下式

$F(A, B, C) = \sum m(1,3,4,6,7)$

解: 4-1数据选择器

 $Y = \overline{A_1 A_0 D_0} + \overline{A_1 A_0 D_1} + A_1 \overline{A_0 D_2} + A_1 A_0 D_3$

 $F(A, B, C) = \overline{ABC} + \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$

A0 $= ABC + \overline{ABC} + \overline{ABC} + \overline{AB} \cdot 1$

98 **®**

●大生第二大学

 $L_3(A=B)$ $L_2(A < B)$ $L_1(A>B)$ B

设A>B时L1=1; A<B时L2=1; A=B时L3=1。

得1位数值比较器的真值表。

变量YA>B、YA<B、YA=B分别表示A>B、A<

B和A=B三种比较结果, 其真值表如下所示。

设计比较两个一位二进制数A和B大小的数 字电路,输入变量是两个比较数A和B,输出

4.6.1 一位数值比较器

第四章 组合逻辑电路 (Combination Log

●大连程二大学



作为输入端,数据输入端可以综合为一

设计时可以采用函数式比较法。控制端

用n位输入的数据选择器,可以产生任何一 种输入变量数不大于n+1的组合逻辑函数。

一份数值比较器真值表 第四章 组合逻辑电路 (Combination L

◎大生班-大学

87





●大连程→大学

緷

级联输入

4.6.2 四位数值比较器7485

 $A_3 > B_3$ $A_3 < B_3$ $A_3 = B_3$ $A_3 = B_3$ $A_3 = B_3$

 $A_3 = B_3$

備入	710	柳出		
A	В	Y _{A>B}	YAKB	$Y_{A=B}$
0	0	0	0	0
0	1	0	1	0
-	0	-	0	0
7	1	0	0	1

根据真值表写出逻辑表达式:

 $Y_{A=B} = AB + \overline{AB} = \overline{A \oplus B}$ $Y_{A < B} = \overline{A} B$ $Y_{A>B}=A \overline{B}$

® 91

4.6.3 数值比较器的位数扩展

●大连程二大学

IA<B、IA=B是为了扩大比较器功能设置的,当不需要扩大比较位数时,IA>B、IA<B接低电平,IA=B接高电平;若需要扩大比较器的位数时,只要将低位的FA>B、 74LS85数字比较器的串级输入端IA>B、 FA < B和FA = B分別接高位相应的串接输入 端IA>B、IA<B、IA=B即可。



●大连程二大学 第四章 组合逻辑电路 (Combina 4.7.1 半加器

只能进行本位加数、被加数的加法运算而 真值表 不考虑低位进位。

0	-		(
	0	0	0
0	_	0	G
0	0	0	Y
1	4	-	0

●大连程二大学 92 $F_{A=B}$ $F_{A>B}$ $F_{A < B}$ $\overline{\wedge}$ ■ 由逻辑表达式画出逻辑图 8 8 第四章 组合逻辑电路 (Combination L В

第四章 组合逻辑电路 (Combination] 4.7 加法电路 ●大连程二大学

属片74.1285扩展连接圈

第四章 组合逻辑电路 (Combination L

●大连程二大学

83 **®**

 $A_0 = B_0$

 $A_1 = B_1$

 $A_2 = B_2$ $A_2 = B_2$

 $A_3 = B_3$

 $A_3 = B_3$ $A_3 = B_3$

当前计算机里面的加、减、乘、除都是若干的加法 实现的。因此,加法器是算术运算的基本单元。 加法器——实现两个二进制数的加法运算

> -A < B-A>B

 $F_{A < B}$ $F_{A>B}$

 $F_{A < B}$ (低位)

> $a_1 = b_1 = b_1$ a_0

(高位)

P_S





4.7.2 全加器

能同时进行本位数和相邻低位的进位信号的加法运算 本位向高位的进位 Si本位和 ت 半加器 全加器 Ä 本位加数

低位向本位的进位



86 **®**


S

半加器

B-₹

№

●大生性二大学 95 -A=BC S $F_{A=B}$ જ A>B A=B4 B 你专路阿拉西路面 第四章 组合逻辑电路 (Combination Logic Cir $S=\overline{A}B+A\overline{B}=A\oplus B$ C=AB





 $-2C_{r+1}$ NC —

10

1C, 4 1C,-1 5 18 — 3

1S — 6


GND —

 $-V_{CC}$ -2A -2B -2C

4 13

●大连班二大学

4



特点:进位信号是由 低位向高位逐级传递 的,速度不高。

ŝ

S

(1) 大连班二大学


®

(d)惯用符号

S

ΕA

(b)管脚图




●大连程二大学

® 04

ر.

全加器

80 (8)



消除竞争冒险的方

●大连班二大学

(A) 增加乘积项。

路,可能存在"0"型冒。可以在该式中增加 C=1时, Y=B+ \overline{B} ,此时若直接连成逻辑电 例如: 与或表达式Y=AB+ \overline{B} C中, 当A=1, 多余顷,


BC+AC, 当A=C=1时 Y=1, 克服了"0"型冒险。 变换为Y=AB+



○ 大连程→大学 例题4.26 判断下图的竞争冒险类型 第四章 组合逻辑电路 (Combination L

 $N_2(A, B, C) = (A + \overline{C})(B + C)$

存在1态冒险 其卡诺图如上,有相切'0'圈, ,加入红圈覆盖。从而, 森:



第四章 组合逻辑电路 (Combinat

●大達班二大学

图中的卡诺圈相切则有竞

如图3.36所示,

卡诺图法

(B)

第四章 组合逻辑电路 (Combination L

●大连班二大学

当卡诺圈相交或相离时均无竞争冒

为"1"型冒险,

唇产生。

争冒险,

11 10

01 00

如圈"1"则为"0"型冒险,而圈"0"则

間際的分乗

所示出现高电平窄脉冲, 这种冒险也称为"1"型冒险。 使输出出现低电平窄脉冲,这种冒险称为"0"型冒险。 所示出现高电平窄脉冲,

の 世帝国南部方法

(A) 代数法。

。A=1,B=1时,Y=C+ \overline{C} 有"0"型冒险。因此,Y=AC+ \overline{C} 可以用公式法判断是否有冒险,例如Y=AC+B \overline{C} , 其中C有原变量和反变量,改变A、B的取值判断是否出现冒险 B会出现"0"型冒险。



例题4.25 判断下图的竞争冒险类型

◎大生出二大学

 $N_1(A, B, C) = AC + BC$

圈,存在0态冒 其卡诺图如下,有相切'1'险,加入红圈覆盖。从而,

