第6章 时序逻辑电路 Sequential Logic Circuits

§ 6.1 概述

时序电路


输出 {输入 记忆

基本单元: FF(逻辑门+反馈线)

逻辑 「同步 所有的触发器在CLK 同一边沿触发电路 早步

时序电路结构:

组合电路+记忆元件



W: 控制输入 -- J, K, D, T

Q: 触发器输出(状态)

 外输入 X

 外输出 Z

控制输入W状态Q

关系:

输出方程

驱动方程

特征方程

$$Z = F(X,Q)$$


$$W = H(X, Q)$$

$$Q^{n+1} = G(W, Q^n)$$


§ 6.2 同步时序电路分析

分析: 已知电路, 描述电路原理及功能.

例1: 分析下图时序逻辑电路



1) 输入 X 控制输入 J_0, K_0, J_1, K_1 输出 Z 状态 Q_1 (MSB), Q_0



2) 方程

输出方程
$$Z = (X \oplus Q_1^n) \cdot Q_0^n$$

驱动方程
$$\begin{cases} J_0 = X \oplus \overline{Q_1^n} \\ K_0 = 1 \end{cases} \qquad \begin{cases} J_1 = X \oplus Q_0^n \\ K_1 = 1 \end{cases}$$

$$\begin{cases} J_1 = X \oplus Q_0' \\ K_1 = 1 \end{cases}$$

特征方程
$$\begin{cases} Q_0^{n+1} = J_0 \overline{Q_0^n} + \overline{K_0} Q_0^n = (X \oplus \overline{Q_1^n}) \cdot \overline{Q_0^n} \\ Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus \overline{Q_0^n}) \cdot \overline{Q_1^n} \end{cases}$$

3) 状态表和状态图

已知:输入 X, Q^n

求:输出 Z, Qⁿ⁺¹

状态表

$$X = 0$$

$$\begin{cases}
X & Q_1^n & Q_0^n \\
0 & 0 & 0 \\
0 & 0 & 1 \\
0 & 1 & 1 \\
0 & 1 & 0 \\
0 & 1 & 1
\end{cases}$$

$$0 & 0 & 0 \\
0 & 1 & 1 \\
0 & 0 & 0
\end{cases}$$

$$0 & 0 & 0 \\
0 & 1 & 0 \\
0 & 1 & 0
\end{cases}$$

$$0 & 0 & 0 \\
0 & 1 & 0 \\
0 & 0 & 0
\end{cases}$$

$$X=1$$

$$\begin{cases}
1 & 0 & 0 & 1 \\
1 & 0 & 1 \\
1 & 0 & 0 \\
1 & 1 & 0
\end{cases}$$

$$0 & 0 \\
0 & 0 \\
0 & 0
\end{cases}$$

$$Q_1^{n+1} = (X \oplus Q_0^n) \cdot \overline{Q_1^n}$$

$$Q_0^{n+1} = (X \oplus \overline{Q_1^n}) \overline{Q_0^n}$$


$$Z = (X \oplus Q_1^n) \cdot \overline{Q_0^n}$$

$$X=0 \begin{cases} Q_{1}^{n+1} = Q_{0}^{n} \cdot \overline{Q}_{1}^{n} \\ Q_{0}^{n+1} = \overline{Q_{1}^{n}} \cdot \overline{Q_{0}^{n}} \\ Z = Q_{1}^{n} \cdot \overline{Q}_{0}^{n} \end{cases}$$

$$X=1 \begin{cases} Q_{1}^{n+1} = \overline{Q_{0}^{n}} \cdot \overline{Q_{1}^{n}} \\ Q_{0}^{n+1} = \overline{Q_{1}^{n}} \cdot \overline{Q_{0}^{n}} \\ Z = \overline{Q_{1}^{n}} \cdot \overline{Q_{0}^{n}} \end{cases}$$

状态图






状态表

X	Q_1^n Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0 0	0	1	0
0	0 1	1	0	0
0	1 0	0	0	1
0	1 1	0	0	0
1	00	1	0	1
1	01	0	0	0
1	10	0	1	0
1	11	0	0	0

→ 对应一个CLK

4) 电路功能




状态图主循环:模3加减双向计数器

X=0, M-3 加法: Z=1, 进位输出;

X=1, M-3 减法: Z=1, 借位输出。

例 2. 分析下图时序电路



无外输入, 无外输出

$$\begin{cases} J_{3} = Q_{2}^{n} & \begin{cases} J_{2} = Q_{1}^{n} & \begin{cases} J_{1} = Q_{2}^{n} + Q_{3}^{n} \\ K_{3} = \overline{Q_{2}^{n} \oplus Q_{1}^{n}} \end{cases} & \begin{cases} K_{1} = \overline{Q_{2}^{n}} + \overline{Q_{3}^{n}} & \begin{cases} K_{1} = \overline{Q_{2}^{n}} + \overline{Q_{3}^{n}} & \overline{Q_{2}^{n}} & \overline{Q_{3}^{n}} \end{cases} \end{cases}$$

$$Q_{3}^{n+1} = J_{3}\overline{Q_{3}^{n}} + \overline{K}_{3}Q_{3}^{n} = Q_{2}^{n}\overline{Q_{3}^{n}} + (Q_{2}^{n} \oplus Q_{1}^{n})Q_{3}^{n}$$

$$Q_{2}^{n+1} = J_{2}\overline{Q_{2}^{n}} + \overline{K}_{2}Q_{2}^{n} = Q_{1}^{n}\overline{Q_{2}^{n}} + Q_{3}^{n}Q_{2}^{n}$$

$$Q_{1}^{n+1} = J_{1}\overline{Q_{1}^{n}} + \overline{K}_{1}Q_{1}^{n} = (Q_{2}^{n} + Q_{3}^{n})\overline{Q_{1}^{n}} + Q_{2}^{n}Q_{3}^{n}Q_{1}^{n}$$

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	1	1

$$Q_{3}^{n+1} \begin{cases} Q_{2}^{n} & Q_{3}^{n} = 0, \\ Q_{2}^{n} \oplus Q_{1}^{n} & Q_{3}^{n} = 1, \end{cases}$$


$$Q_{2}^{n+1} \begin{cases} Q_{1}^{n} & Q_{2}^{n} = 0, \\ Q_{3}^{n} & Q_{2}^{n} = 1, \end{cases}$$

$$Q_{2}^{n+1} \begin{cases} Q_{2}^{n} & Q_{2}^{n} = 0, \\ Q_{2}^{n} & Q_{2}^{n} = 1, \end{cases}$$

$$Q_{1}^{n+1} \begin{cases} Q_{2}^{n} + Q_{3}^{n} & Q_{1}^{n} = 0, \\ Q_{2}^{n} Q_{3}^{n} & Q_{1}^{n} = 1, \end{cases}$$

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	1	1

000 孤立状态



§ 6.3 同步时序电路设计

己知 → 功能或状态图

求 → 电路

设计步骤:


- 1) 确定状态和状态图
- 2) 状态化简
- 3) 状态分配 (编码)
- 4) 选择触发器类型
- 5) 状态方程 Q^{n+1} 及控制输入-J, K, D, T
- 6) 画出电路
- 7) 自启动

例 1. 设计同步5进制加法计数器 (例6.4)

1) 确定状态及状态图

M-5 计数器, 5 个状态: S_0, S_1, S_2, S_3, S_4

在计数脉冲CLK作用下,5个状态周期性变换,在 S_4 状态下进位输出 Y=1。




2) 状态化简

M-5,5个状态,不须再化简

3) 状态分配、编码

2ⁿ⁻¹≤状态数 ≤ 2ⁿ

n: 二进制位数 3位



状态表


Q_3^n	$Q_2^n Q_1^n$	Q_3^{n+}	$-1Q_{2}^{n+1}$	$Q_{\rm l}^{n+1}$	Y
0	00	0	0	1	0
0	01	0	1	0	0
0	10	0	1	1	0
0	11	1	0	0	0
1	0 0	0	0	0	1


4) 选择 FF,确定状态方程 Q^{n+1} 及输入

方法 1: 先不确定用哪种触发器

由状态表填卡诺图


Q_3^{n+1} Q_1^{n+1}	$Q_3^{\mathrm{n}}Q_2^{\mathrm{n}}$	n 01	11	10
0	0	0	Ф	0
1	0	1	Ф	Ф






状态表


Q_3^n	$Q_2^n Q_1^n$	Q_3^{n+}	$-1Q_{2}^{n+1}$	Q_{l}^{n+1}	Y
0	0 0	0	0	1	0
0	01	0	1	0	0
0	10	0	1	1	0
0	11	1	0	0	0
1	00	0	0	0	1



直接填卡诺图




5 有效状态 5 < 2³ 3 个FF



$Z_{O_1^{\widehat{n}}}$	$Q_3^{\mathrm{n}}Q_2^{\mathrm{n}}$	n <u> </u>	11	10
0	0	0	Ф	1
1	0	0	Ф	Ф

Q_3^{n+1}	$Q_3^{n}Q_2^{n}$	n <u> </u>	11	10
0	0	0	Φ	0
1	0	1	Φ	Φ



Q_1^{n+1}	$Q_3^{\mathrm{n}}Q_2^{\mathrm{n}}$	n 01	11	10 .
0	1	1	Ф	0
1	0	0	Ф	Ф

$$Q_3^{n+1}$$
 Q_1^{n}
 Q_2^{n}
 Q_2^{n}
 Q_2^{n}
 Q_1^{n}
 Q_2^{n}
 $Q_$

$$Q_{2}^{n+1}$$
 Q_{1}^{n}
 Q_{2}^{n}
 Q_{2}^{n}
 Q_{2}^{n}
 Q_{1}^{n}
 Q_{2}^{n}
 Q_{2}^{n}
 Q_{3}^{n}
 Q_{2}^{n}
 Q_{4}^{n}
 Q_{5}^{n}
 $Q_$

$$Q_3^{n+1} = Q_2^n Q_1^n$$

$$= D_3$$

$$D_3 = Q_2^n Q_1^n$$

$$Q_{3}^{n+1} = Q_{2}^{n}Q_{1}^{n} \qquad Q_{2}^{n+1} = Q_{1}^{n}\overline{Q_{2}}^{n} + \overline{Q_{1}}^{n}Q_{2}^{n} \qquad Q_{1}^{n+1} = \overline{Q_{3}}^{n}\overline{Q_{1}}^{n}$$

$$= D_{3} \qquad \qquad = Q_{1}^{n} \oplus Q_{2}^{n} \qquad \qquad = D_{1}$$

$$D_{3} = Q_{2}^{n}Q_{1}^{n} \qquad \qquad = T_{2} \oplus Q_{2}^{n} \qquad \qquad \downarrow \qquad \qquad \qquad \downarrow \qquad \qquad \qquad \downarrow \qquad \qquad \qquad \downarrow \qquad \qquad \downarrow$$

$$Q_1^{n+1} = \overline{Q}_3^n \overline{Q}_1$$

$$= D_1$$


$$Z_{Q_{1}^{n}Q_{2}^{$$

$$Z = Q_3^n$$

$$\begin{cases} J_1 = \overline{Q_3}^n \\ K_1 = 1 \end{cases}$$

$$D_3 = Q_2^{n} Q_1^{n}$$
 $T_2 = Q_1^{n}$
$$\begin{cases} J_1 = \overline{Q}_3^{n} \\ K_1 = 1 \end{cases}$$
 $Z = Q_3^{n}$

5) 电路



与门可以省略

例 2. 设计一个串行数据检测器。该检测器有一个输入端X。电路的功能是对输入信号进行检测。当连续输入三个1(以及三个以上1)时,该电路输出Y=1,否则输出Y=0。

1)根据设计要求,设定状态,画出状态转换图。

 S_0 —初始状态或没有收到1时的状态;

 S_1 —收到一个1后的状态;

 S_2 —连续收到两个1后的状态;

 S_3 —连续收到三个1(以及三个以上1)后的状态。

X=1, 收到一个"1"


 S_0 —初始状态或没有收到1时的状态;

 S_1 —收到一个1后的状态;

 S_2 —连续收到两个1后的状态;

 S_3 —连续收到三个1(以及三个以上1)后的状态。

X=1, 收到一个"1"




2) 状态化简

状态化简: 合并等效状态

等效状态:

在相同的输入条件下,输出相同、次态也相同的状态。 S_2 和 S_3 是等效状态,将 S_2 和 S_3 合并为 S_2




3) 状态分配、编码

Set
$$S_0 = 00$$

 $S_1 = 01$
 $S_2 = 11$


编码后的状态图




状态表

$X Q_1^n Q_0^n$	Q_1^{n+1} Q_0^{n+1} $m{Y}$
0 0 0	0 0 0
0 0 1	0 0 0
0 1 0	ФФФ
0 1 1	0 0 0
1 0 0	0 1 0
1 0 1	1 1 0
1 1 0	ФФФ
1 1 1	1 1 1

4) 选触发器及控制输入



$$Q_1^{n+1} = XQ_0^n = D_1 \quad D_1 = XQ_0^n$$




$$Q_0^{n+1} = X = D_0 \qquad D_0 = X$$

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	Φ	Φ	Φ
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	Φ	Φ	Φ
1	1	1	1	1	1


$$Y = XQ_1^n$$


5) 电路


$$D_1 = XQ_0^n \qquad D_0 = X \qquad Y = XQ_1^n$$



6) 自启动








$$Q_1^{n+1} = XQ_0^n$$

$$Q_0^{n+1} = X$$

$$Y = XQ_1^n$$

可以自启动

例 3. 按照下面状态图设计电路 (例6.6)



确定状态及状态表

状态数 □→ FF 个数

 $n \text{ FFs } \rightarrow 2^{\text{n}}$ 状态

 $2^{n-1} \le states \le 2^n \longrightarrow n FFs$

3 < 2² 需要 2 个 FF

状态表 (from state diagram)

X/Z 逐行填

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
0	0	1	ф	ф	ф
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	1	0	0
1	0	1	ф	ф	ф
1	1	0	1	1	0
1	1	1	0	0	1

选择 FF (K-map, 圈 1)

2# FF

$$Q_2^{n+1} = \overline{X}Q_2^n + X\overline{Q_1}^n$$

2 个圈, 选择 JK-FF

$$Q_2^{n+1} = J_2 \overline{Q}_2^n + \overline{K}_2 Q_2^n$$

$$Q_{1}^{n+1}$$
 Q_{1}^{n}
 Q_{2}^{n}
 Q_{1}^{n}
 Q_{2}^{n}
 Q_{1}^{n}
 Q_{2}^{n}
 Q_{2}^{n}
 Q_{3}^{n}
 Q_{4}^{n}
 Q_{5}^{n}
 $Q_$

不能按上面方法圈,必须圈成 $Q_2^{n+1} = Q_2^{n} + Q_2^{n}$

$$Q_{2}^{n+1}$$

$$Q_{1}^{n} Q_{2}^{n}$$

$$0 \quad 0 \quad 1 \quad 1$$

$$1 \quad \phi \quad 1 \quad 0$$


$$\overline{Q}_{2}^{n} \qquad \overline{Q}_{2}^{n}$$

$$\overline{Q}_{2}^{n} \qquad \overline{Q}_{2}^{n}$$

$$Q_{2}^{n+1} = X \overline{Q}_{2}^{n} + (X + \overline{Q}_{1}^{n}) Q_{2}^{n}$$
$$= X \overline{Q}_{2}^{n} + X \overline{Q}_{1}^{n} Q_{2}^{n}$$

$$\therefore \begin{cases} J_2 = X \\ K_2 = XQ_1^n \end{cases}$$

能找到系数(控制变量)时尽量化简; 找不到系数时,牺牲化简也要找到系数。



JK-FF


$$Q_1^{n+1} = J_1 \overline{Q}_1^n + \overline{K}_1 Q_1^n$$

$$= X Q_2^n \overline{Q}_1^n + \overline{X} Q_1^n$$

$$\vdots$$

$$\begin{cases} J_1 = X Q_2^n \\ K_1 = X \end{cases}$$


输出 Z



$$Z = XQ_1^n$$

电路

$$\begin{cases} J_2 = X \\ K_2 = XQ_1^n \end{cases}$$



$$\begin{cases} J_1 = XQ_2^n \\ K_1 = X \end{cases}$$

§ 6.4 计数器 Counter

计数器:记录CLK个数的电路


6.4.1 集成计数器 74161


74161: 二进制同步模16加法计数器,

异步清0功能.

符号

IEEE





输出 $Q_3Q_2Q_1Q_0$ 数据输入 $D_3D_2D_1D_0$ 异步清零 \overline{CLR}

控制端 $ENT(CT_T), ENP(CT_P)$

预置端 *LOAD*


进位输出 RCO (CO)

74161 功能表

CLR ID ENT ENP CLK	$D_0 D_1 D_2 D_3$	功能
0 X X X X	XXXX	Direct set 0
1 0 X X 1	$D_0D_1D_2D_3$	Load 预置
1 1 0 X X	XXXX	保持 RCO=0
1 1 X 0 X	XXXX	保持
1 1 1 1	XXXX	M-16 计数

 $RCO = ENT \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$ 计数时,ENT = 1, 当 $Q_3Q_2Q_1Q_0 = 1111$ 时,(M-16) RCO = 1. 其他时刻,RCO = 0

$$Q_3Q_2Q_1Q_0 = 0000$$
$$Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$$



例1: 用 74161 实现模11加法计数器 (例6.7)

方法1: 预置归 0 法 (*LD*)


$$ENT = ENP = 1$$
, $\overline{CLR} = 1$, $D_3D_2D_1D_0 = 0000$


最大状态 1010 最大状态中1端连入一个与非门

输出 $\rightarrow LD$

10th *CLK* comes, $Q_3Q_2Q_1Q_0=1010, \overline{LD}=0$


下一个 CLK (11th) 到来, $Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0 = 0000$





方法 2: 预置补数法

0000~1111 16 个状态 5(0101)~15(1111) 11 个状态




方法 3: 反馈归 0 法 CLR)


$$ENT = ENP = \overline{LD} = 1$$

$$D_3 D_2 D_1 D_0 = \Phi \Phi \Phi \Phi$$


 $Q_3 Q_2 Q_1 Q_0 = 1011$

状态图






波形图



例 2: 用74161 设计模 24 计数器


最大状态: 23 (10111)

两个 74161



例 3: 求下图计数器电路的模值.

 $\mathbf{M} = ?$



终点: 01010100 = 84

补: 01001010 = 74

M = 84 - 74 + 1 = 11


6.4.2 IC 计数器 74160 (M-10)

(8421BCD码同步加法计数器)


模10, 其它与74161相同. 异步清0

$$RCO = ENT \cdot Q_3 \cdot Q_0$$

当
$$Q_3Q_2Q_1Q_0 = 1001$$
, $RCO = 1$



例: 用74160 设计一个 60 s 计数器.




6.4.3 IC 计数器 74163 (M-16)

同步清0, 其它与 74161相同(模16)

74163 功能表

CLR ID ENT ENP CLK	$D_0 D_1 D_2 D_3$	功能
0 X X X †	XXXX	Direct set 0
1 0 X X 1	$D_0D_1D_2D_3$	Load 预置
1 1 0 X X		
1 1 X 0 X	XXXX	保持
1 1 1 1	XXXX	M-16 计数



同步清零0: 当CLR = 0 时,下一个 CLK 到达,

 $Q_3Q_2Q_1Q_0 = 0000$

图中: 5CT=0 在 5 端有效时清0

例: 用74163的同步清零功能设计一个模11计数器. (*CLR*)

最大状态 1010

/0

0000

/0

用 LD 端, 与74161相同



0001


1001

/0

0010

0111

1000



/0

0110


刺

6.4.4 IC 计数器 74290

模 2-5-10 异步计数器

1.74290 功能

框图




M-2 计数器,输出 Q_0

M-5 计数器, 输出 $Q_3Q_2Q_1$

两个独立的下降沿FF


符号

异步输入



3端有效时, $Q_3Q_2Q_1$ =100 (置4); 即 $Q_3Q_2Q_1Q_0$ =1001. (计数器置9).

功能



(1) 异步清0

$$\begin{cases} S_{9(1)} \cdot S_{9(2)} = 0 & \text{(low)} \\ R_{0(1)} = R_{0(2)} = 1 & \text{(high)} \end{cases}$$

$$Q_3 Q_2 Q_1 Q_0 = 0000$$

(2) 异步置9

(3) 计数

同时满足,CLK下降沿实现计数

2.74290应用


(1) 模 2 计数器

$$\begin{cases} S_{9(1)} \bullet S_{9(2)} = 0 \\ R_{0(1)} \bullet R_{0(2)} = 0 \end{cases}$$

CLK 从 CLK_A 接入, Q_0 输出,实现 模 2加计数

(2) 模 5 计数器

$$\begin{cases} S_{9(1)} \bullet S_{9(2)} = 0 \\ R_{0(1)} \bullet R_{0(2)} = 0 \end{cases}$$



CLK 从 CLK_B 接入, $Q_3Q_2Q_1$ 输出,实现 模 5加计数两种用法完全独立。构成更大模数时,需外接线连接

(3) 8421BCD 码模10 计数器

$$S_{9(1)} \bullet S_{9(2)} = 0$$
, $R_{0(1)} \bullet R_{0(2)} = 0$
 CLK 接 CLK_A , $Q_0 \Longrightarrow CLK_B$

在 Q_0 下降沿(CLK_B
 $1 \to 0$), $M-5$ 计数.

 CLK_A
 CLK_A

触发 M-5 计数

输出位权

 $Q_3Q_2Q_1Q_0: 8421$

(4) 8421 BCD码任意进制计数器


高电平清 0 例:M-7 计数器

- (1) $CLK \rightarrow CLK_{\Lambda}$
 - ②接: 8421 BCD 模10

$$Q_0 \rightarrow CLK_B$$

- ④ 输出 $Q_3Q_2Q_1Q_0 = 0111$ →与门
- ⑤ 与门 $\rightarrow R_0$ (直接清0) 当 $Q_3Q_2Q_1Q_0=0111$ 时,立即清0,

0111只是一闪,出现 毛刺



"直接置 0 R₀"

8421 十进制

主循环7个状态: 0000~0110. 不稳定状态用虚线连接


(5) 8421 BCD 级联计数器

当计数模置 >10

74290 级联

例: 用74290 设计一个 8421BCD 码模 46 计数器.

8421 十进制进位



个位: 6 (0110) 十位: 4 (0100)

或 LS290(I) LS290(II) CTR CTR $R_{0(2)}$ & CT=0& CT=0 $\frac{S_{9(1)}}{S_{9(2)}}$ $0^{\frac{S_{9(1)}}{2}}$ & Z3Z3& CLK + DIV2 DIV2 CKA 3*CT*=1 3*CT*=1 注意: 进位 DIV5 DIV5 CKB **CKB** 波形: 3*CT*-4 3*CT*-4 **CLK** 3 5 6 10 8 9

利用 Q_3 第10个CLK下降沿触发十位片的 CLK_A (不用连 Q_0Q_3)

§ 6.5 寄存器 Registers

寄存器用于寄存一组二进制代码。主要由触发器构成。


一个触发器能够存储 1 位二进制代码,所以用 n 个触发器组成的寄存器可以存储一组 n 位二进制信息。

寄存器广泛地应用于各类数字系统和数字计算机中。 移位型寄存器在数字通信中的应用极其广泛。如在计 算机串行数据通信中,需要发送的信息总是先放在发 送端的移位寄存器中,然后由移位寄存器将其逐位移 出。接收端的寄存器逐位从线路上接收信息,收完一 个完整的数据后才从移位寄存器中取走数据。


6.5.1 寄存器分类

1. 并入/并出型寄存器

例如,4个 D-FFs 构成寄存器




74LS175



在CLK 正边沿, 4 个数据并行输入,状态 $Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$ 并行输出

2. 左移串入/串出型寄存器



一个CLK到来, 左移一位.

例:

初始 $Q_3Q_2Q_1Q_0 = 1001$


串入: 1011 (D_{SL}),

CLK	串出	Q ₃ Q ₂ Q ₁ Q ₀ 串入
1 2 3 4	1 0 0 1 1	1 0 0 1 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1

4 个CLK后, $Q_3Q_2Q_1Q_0=1011$


3. 左移串入/并出型寄存器

并行输出



4. 左移环型寄存器

串出端与串入端相连




各FF 输出接彩灯

当输出为0001时,接高电平的灯亮

取四位中只有一个1的状态为主循环


状态图




环形计数器

注意: n FFs $\rightarrow n$ 状态 \rightarrow 模 n

波形图




5. 左移扭环寄存器




扭环计数器 $n FF \rightarrow / 2n$

6. 右移串入/串出寄存器




7. 右移串入/并出寄存器


并出



8. 右移环型寄存器



9. 右移扭环寄存器




扭环计数器


6.5.3 IC 寄存器 74194

多功能寄存器: 四位并行存取双向移位寄存器

电路 P. 139 符号



$$D_{
m SR}$$
在 Q_0 一侧, $D_{
m SL}$ 在 Q_3 一侧 $Q_3Q_2Q_1Q_0$ 数据输出 $D_3D_2D_1D_0$ 数据输入 $D_{
m SR}$ $D_{
m SL}$ 串入 M_1 M_0 控制 (模式)



1→ shift right

2← shift left

 $\overline{CLR} = 0$, 异步清0 CLK 正边沿触发

74194 功能

$M_1 M_0$	功能
0 0	保持
0 1	右移
1 0	左移
1 1	并入

$$Q_0 Q_1 Q_2 Q_3$$

$$\uparrow \uparrow \uparrow \uparrow$$


$$D_0 D_1 D_2 D_3$$


实现前面9种功能

注: $Q_0Q_1Q_2Q_3$ 只有排列顺序,没有高、低位。

(1) 并入/并出

(2) 左移串入/串出






串入 shift left

经过4个触发器

(3) 左移串入/并出




串入 shift left

(4) 左移环形


$$Q_0 \rightarrow D_{\rm SL}$$

先置 M_1 =1, M_0 =1, 在 CLK 上升沿并入, $Q_0Q_1Q_2Q_3 = D_0D_1D_2D_3 = 0001$

再置 $M_0 = 0$, CLK 边沿到来 \rightarrow 左移 \rightarrow M-4 计数



(5) 左移扭环寄存器




 $D_0D_1D_2D_3$ 接 Φ ,都可以构成扭环


(6) 右移串入/串出 寄存器

SN74194 SRG4 \overline{CLR}_0 CLKCLK D_{SR} 1,4DΦ Φ Φ Φ 3,4D3,4D3,4D D_3 3,4D $^{2,4}D$ 串出 串入 shift right shift right

(**7**) 右移串入/并出 寄存器




(8) 右移环形寄存器



模4计数器

(9) 右移扭环寄存器



$$\overline{Q}_3$$
 接 D_{SR}
 M_0 = 1,
 M_1 = $\begin{cases} 1, \text{并入} \\ Q_0Q_1Q_2Q_3 = D_0D_1D_2D_3 \\ 0, \text{扭环} \end{cases}$

 $D_0D_1D_2D_3$ 接 Φ ,都可以构成扭环

只有两种状态图 $Q_0Q_1Q_2Q_3$



模8计数器

例. 用74194 设计模 6 环形计数器

