

第二章 逻辑门电路 (Logic Gate Ci

2.2 逻辑门电路介绍

1)NOT 涂门

波形图, 时序图

幅度

(逻辑0, 低电平)

| 1 (逻辑1, 高电平)

ANSI/IEEE standard symbol

真值表: 穷举输入和输出 之间的逻辑关系的表格。 ●大庄祖二大学

The AND operations:

Timing Diagrams (Output waveform)

0 · 1=0 1 · 0=0 1 - 1=1


◎

A = A

The NOT Operations: $\vec{0} = 1$ $\vec{1} = 0$

The NOT founction: $F = \overline{A}$

。 <u>《</u>



<u>^</u>

 $A \cdot \overline{A} = 0$


1 · A= A A · A= A


AND


F=AB


М

0 · A= 0









●大连班二大学

6) AND-OR(多数11)


F = AB + CD

 $\overline{\wedge}$

 $F = \overline{AB + CD}$

 $\overline{\wedge}$

7) AND-OR-NOT(易炎滁门)



18

EN=0, $F=\overline{AB}$ (NAND Gate)

EN=1, F= Hi-Z

EN

11

® 16

国内使用

 $F = \overline{AB}$





关。 阀门设置好以后载打开水龙头的开

●大连班二大学

% 21

五十二

●大连程→大学

逻辑模拟练习

第二章 逻辑门电路 (Logic Gate Circu



放大区



26 80

F=0, when A=1.

24


《大生祖二大学


2) 输入A=3.6V (逻辑高电平, logic 1), A=1

Output $F = V_{ces} = -0.3V$ (logic 0)逐辑低)

三极管 饱和导通)







◎大生班-大学

Small Scale Integration, SSI: <100 components per chip

トだか

B

練成局

第二章 逻辑门电路 (Logic Gate Circu

○ 大连程→大学

(Transistor-Transistor Logic) (Emitter Coupled logic)

TTT ECL

集成逻辑

2.5 TTL集成门电路

第二章 逻辑门电路 (Logic Gate Circui

Medium Scale Integration, MSI: 102~103



36

 $F{=}\overline{A}{\cdot}\overline{B}$

只要A或 B一个为0(地)

下就为0(地)

点接的两个点为 "与",不是两管输入端相与.

◎大连班二大学

AB A B F 0 0 1 1

- VDD

4) 集电极点接给"写"

第二章 逻辑门电路 (Logi

33

Very large Scale Integration, VLSI:>105

Large Scale Integration, LSI: 103~105



33

MOS — 由金属氧化物半导体场效应管组成的集成电路


ITIL — 晶体管-晶体管逻辑电路(三级管,饱和型) ECL — 射极耦合型逻辑电路(三级管,非饱和型)

CMOS (complement MOS)

PMOS NMOS

MOSFET





●大连程二大学

 V_{T} : threshold voltage 门块电压, $V_{\mathrm{T}}=1.4V$

Now, $V_{\rm ON}=V_{\rm OFF}=V_{\rm T}$

工作速度和抗干扰能力提高。

 $V_i < 1.4V$ logic 0

₩ ₩ 39


●大连程二大学

₩ 45

% 42

V, suspension (悬空) logic 1

●大生出土大学





●大连程→大学

杨致成婚结形

第二章 逻辑门电路 (Logic Gate Circu



№ 48

参考资料关键词: 半导体器件物理

●大连程二大学

The circuit equivalent to:

load

P-channel

N-channel

NMOS



AB T1 T2 T3 F

× × > 00

1 0 1 × × ×

 $: F = \overline{A + B}$


№


●大连程二大学

20

Output: $F = V_{DD}$ (logic 1)

 \therefore A = 0, F = 1





57

实现与非 F=AB

●大生出土大学


A B Tn1 Tn2 Tp1 Tp2 F

ZdI A Idi

IA ZNT INI

2) CMOS NAND Gate:

第二章 逻辑门电路 (Logic Gate Circuit



29

28


实现或非 F=A+B



83 83

 $Y_6 = \overline{A \bullet 0} = 1$

 $Y_5 = \overline{A \bullet 0 + B \bullet 1} = \overline{B}$





本立合和条成电路,使用时一定要在指带的工作条件范围内,否则将导致性统下降或损坏器件。

◆ 数字承成电路中多余的输入增在不改变退掉头底的拍摄下可以并联起未使用,也可被指退填头原的要求接地或接高电平。TLL电路多余的输入缩离应表示输入为面电平;回是CMOS电路,多令的输入维不允许感应,合则电路给不然压炸工作。

◆ ITL电路和CMOS电路之间一般不能直接连接,而哪利用禁口电路进行电平转换或电流变换分回进行连接,该加级器件的备出电平及电流通风后级器件均衡分电平及电流发展,并不够对器件连点损害。



