



数字 素统的 基牵模型 在设计数字系统时,一般采用数字系统的动态 模型和算法模型。

数字系统的动态模型是指在数字逻辑设计中, 采用传统的状态转换图,状态转换表,状态方程, 输出方程,时序图,真值表,卡洛图等描述工具的 数字系统称为动态模型。



◎





●大连程二大学

数写素统的算法模型

基本基本思想是将系统实现的功能看做应完成的一种 运算。

算法模型通常有以下两大特征:

(1) 含有若干个子运算,子运算实现对要处理数据或 **言息的传输存贮和处理。** (2) 具有相应的控制序列,控制 子运算按一定的规律有序进行。





第八章 数字系统设计 (Digital System

逻辑流程图是数字系统中使用得量广泛的一种非形式化的描述工具,但它的规范性不够。经过不断改进,将流程图改造成描述数字系统硬件的形式化工具

——算法状态机图ASM(Algorithmic State Machine charp)。 ASM图是按照一组简单和明确的规则绘制的。在时序电路的ASM图中,每一个状态由一个ASM块来表示。一个ASM块是一种小型的符号化结构图形,由它指出了**当前状态**、它的**输出**和水壶的条件。一个时序数字系统所有状态的ASM块,是照一定的顺序联结成一个网状结构,由此产生的ASM图可用来精确地描述系统所具有的功能。





注:规模庞大并不意味是一个系统,如存储器,只是一个功能部件。也许由几片WSI构成的电路,包括控制器和受控器就是数字系统。



BAKB KAFFAKKAH (Diginal System Designa) ASM 圖名級中流程圖的区別

●大连程二大学

中断的区别

软件流程图:描述的是时间、任务的模

块; ASM图:描述的是每个时钟的事件。每 一个ASM模块都设计到一个单一的时钟中断。



®



●大连程二大学

第八章 数字系统设计 (Digital System [

●大连程→大学

算法流程图的符号与规则

又你教:

平裕而给

LD Q3 Q2 Q1 Q0

D3 D2 D1 D0 0 0 0

CP

Cr Q3 Q2 Q1 Q0

CNT-0 €

(B)

<u>0</u> 0


8


D2 D1

23

ロく

CTR





入口只允许是判断框的一个分支,图 8-5 (c) 表示在 7.状态下,若 S=1,则输出 Z=1,下一个 CLK

有效边沿到,數据处理器的寄存器 R 左移一步。

用椭圆框表示,图 8-5(a) 给出了条件框符号。图 8-5(b) 给出了条件框的一个实例,条件框的

●大连程二大学

第八章 数字系统设计 (Digital System

条件块、

12

® 1

状态描述

×××— 状态码

Ø

状态名字

结束



●大连进二大学

等效的两个 ASM Blocks

第八章 数字系统设计 (Digital System Desi

15




17


Exit path

Exit

path 2

Exit path





27

下层模块

۵

电路调试


结构设计


系统样机


电路板设计

芯片级设计

26







●大连程→大学

四十后广高寂华心寂

第八章 数字系统设计 (Digital System De

●大生性上大学

优点:

从上至下 (from top to down):

第八章 数字系统设计 (Digital System De

设计,使得设计步骤之间 相互联系越来越紧密、协。 调,以求数字系统获得良 好的性能和正确的结果。

上层模块A

中间层次模块


分解

下层模块


分解

适合大规模数字系统









32

○ 大连程→大学

观察 ASM 图,写出各个状态的输入条件作为 D 触发器的控制 输入方程。以 10,为例,在什么条件下 10=1 呢? 10=1 状态下, 有两个箭头指向 Lo, 即 Lo状态时, X=0, 下一个状态仍为 Lo;

T2状态时, 若 Z=1, 状态由 T2→T0, 故可写出:

 $D_0 = T_0 \overline{X} + T_2 Z.$ $D_1 = T_0X + T_1\overline{Y}.$ $D_2 = T_1 Y + T_2 \overline{Z}.$

为 Do, D1, D2。我们知道, D 触发器的特征方程为 Qn+1=D。 可选用 3 个D 触发器实现, 3 个D 触发器的控制输入端分别。 根据图 8-13 的 ASM 图,它有3个状态: To, T1, T2,


30


《大连程二大学

% 29



34





大连程二大学

线高电平有效译码器,根据 ASN 图表对状态的要求,列出控制 图表有 4 个状态,故使用 2 个 4-1MUX, 2 个 D.FF 和一个 2-4 控制器用 MUX, D-FF、译码器方法设计。此例中, ASM

器状态转换表 8-2。

(3) 控制器设计

□ 大连程二大学

输入: 小道传感器 M, 小道有车, M=1, 否则 M=0。 定时信号 1: 定时时间到, 1=1, 否则 1=0。

解: (1) 根据题意定义有关信号名称

计时信号 Y, Z: 16s 计时时间到, Y=1,

3s 计时时间到, Z=1;

输出: 主干道绿灯亮, AG=1

主干道黄灯亮, AY=1 主干道红灯亮, AR=1

1000

÷

0

15

イ第

現态 0,00,0

状态符号

表8-2 例8.8 状态转换表

0010 0001


38


根据题意, 画出 ASM 图如图 8-18 所示。

小道红灯亮, BR=1。 小道绿灯亮, BG=1 小道黄灯亮, BY=1

(2) 画出 ASM 图

计数器完成,时间到, 1=1, 计数器清0, 重新计时下一个定时时间。 🔊 37 亮, 小道 B 不通车红灯亮, 主干道通车至少 16s, 超过 16s 时, 若 小道有车要求通行,即 M=1,主道绿灯灭黄灯亮 3s,之后改为主道 红灯亮, 小道绿灯亮。小道通车最长时间为 16s, 在 16s 内, 只要 小道无车,即 M=0,小道交通灯由绿灯亮变为黄灯亮持续 3s 后变 为红灯亮, 大道由红灯亮变为绿灯亮。16s和3s的定时信号由加法






●大连程二大学

第八章 数字系统设计 (Digital System

39



% 42

图8-22 1-1产生电路

根据1的表达式,可画出定时信号1=1

的逻辑电路如图 8-22 所示。

 $=T_0MY + T_1Z + T_2(Y + \overline{M}) + T_3Z$ $t = T_0 YM + T_1 Z + T_2 Y + T_2 \overline{M} + T_3 Z$

根据 ASM 图, 1=1 的条件方程为:

定时信号 (=1 产生电路





CLR Q1Q2Q1Q0 CO

EN_T 74161 A D,D,D,D,D

交通灯管理系统的电路图。

端连在一起, 各时序电路时钟脉冲 CLK 端接在一起并接

把图 8-20、图 8-21、图 8-22、图 8-23 的异步清零 CLR

计时电路如图 8-23 所示。 $Z=1: Z=(T_1+T_3)Q_1$

% 43



计数器 74161 輸出: 16s 到, 2,2,2,2,2。=1111 (即 CO=1);

 $\overline{LD} = I$; $D_2D_2D_1D_0 = 0000$;

计时电路用秒脉冲加法计数器 74161 实现, 其驱动


第八章 数字系统设计 (Digital System]


同时注意到,16s对应7。和75状态,而3s对应7,和73状态,

所以计时电路的输出要求为: $Y=1: Y=(T_0+T_2)CO$


3s 到. Q3Q2Q1Q0=0010 (即 Q1=1)。

《大庄祖二大学











№

◎大连班二大学