第4章 组合逻辑电路 Combinational Logic Circuit

>逻辑电路 { 组合逻辑电路 时序逻辑电路

组合逻辑电路:


任何时刻输出仅取决于当时的输入 由门电路构成 无反馈线 (no memory)

§ 4.1 组合电路分析

 \triangleright 分析:已知电路,求输出(F),分析电路功能

- ▶步骤:
- ① 从输入端到输出端,逐级写出各器件的输出;
- ② 化简逻辑函数
- ③ 列出真值表
- ④ 分析电路功能

例:分析下图电路



解: 1. 写出各门输出变量 T_i

2. 化简 T_i

$$T_1 = AB$$
, $T_2 = A + B$, $T_3 = (A + B)C$,
 $T_4 = A + B + C$, $T_5 = ABC$,
 $F_1 = T_1 + T_3 = AB + (A + B)C = AB + AC + BC$,
 $T_6 = \overline{F_1}$
 $T_7 = T_6 \cdot T_4 = \overline{AB + AC + BC}(A + B + C)$
 $= \overline{ABC} + \overline{ABC} + \overline{ABC}$
 $F_2 = T_7 + T_5 = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC$

3. 列出真值表

$$F_1 = AB + BC + AC$$

= $\sum (3,5,6,7)$

$$F_2 = \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + ABC$$

4. 分析

$$F_1 = AB + BC + AC$$

$$F_{2} = \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C} + ABC$$
$$= \overline{A}(\overline{B}C + B\overline{C}) + A(\overline{B} \cdot \overline{C} + BC)$$

$$= \overline{A}(B \oplus C) + A\overline{(B \oplus C)}$$

 $= A \oplus B \oplus C$


真值表

A	\boldsymbol{B}	C	\boldsymbol{F}_1	$\boldsymbol{F_2}$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1
		<i>y</i>		

三变量表决电路

异或

§ 4.2 组合逻辑电路设计



设计的 主要步骤:

- 确定输入、输出及它们的关系
- 列出真值表
- 得出函数的最简形式
- ●画出电路图

例 1: 设计一个三人表决电路

三人选举组长,1和0分别表示同意和不同意;获得2票或以上票数当选 (logic 1),否则落选 (logic 0)。

三位选民
$$\begin{cases} 1 & 同意 \\ A, B, C \end{cases}$$
 不同意

结果: F $\left\{ \begin{array}{c} 1 \\ 0 \end{array} \right.$ 落选

A	B	\boldsymbol{C}	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

\boldsymbol{A}	B	\boldsymbol{C}	\boldsymbol{F}
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$F_{\setminus}A$	$F_{\cdot}AB$					
C	00	01	11	10		
0	0	0	1	0		
1	0	1	1	1		

$$F = AB + AC + BC$$

例 2:

三位评委裁判举重比赛,一名主裁判,两名副裁判。认为成功举起杠铃时按下按钮 (logic 1),否则为 logic 0;结果由红、绿灯表示:灯亮和灭分别为逻辑1和 0。红灯和绿灯都亮,表示"完全举起";只有红灯亮表示"需要研究录像决定";其他情况为没有举起.

- 1. 三位裁判都按键,红、绿灯都亮;
- 2. 一位主裁判和一位副裁判按键,红、绿灯都亮;
- 3. 一位主裁判或两位副裁判按键,只有红灯亮;
- 4. 其他情况灯都不亮.

用与非门设计一个满足上述要求的控制电路。

输入

 A
 主裁
 1
 按下按钮


 B
 副裁
 0
 不按

输出 R,G 1 亮 0 暗


真值表

\boldsymbol{A}	B	\boldsymbol{C}	R	\boldsymbol{G}
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

化简




$$R = A + BC = \overline{A} \cdot \overline{BC}$$



$$G = AB + AC = \overline{AB} \cdot \overline{AC}$$

电路

NAND gates



§ 4.4 译码器 Decoders

译码器的功能是将输入的二进制代码译成对应的 输出信号或另一种形式的代码,译码器通常是一个 多输入多输出的组合逻辑电路。

译码器

二进制译码器 码制变换译码器 显示译码器

4.1.1 二进制译码器

将二进制代码"翻译"成一一对应的输出高、 低电平信号。

Inputs: n 位二进制代码;

Outputs: 2ⁿ 个输入的各种组合

1. 2线 - 4线译码器

1). 输出高电平有效译码器 Active-High


Input	Output			
A B	\mathbf{D}_0	\mathbf{D}_1	$\mathbf{D_2}$	D_3
0 0	1	0	0	0
0 1	0	1	0	0
1 0	0	0	1	0
1 1	0	0	0	1

输入数码是二进制数几, 第几号输出就是唯一的高电 平,其余输出皆为低电平。

电路


E: enable

E = 0,译码器工作 E = 1,译码器被锁住



2-4高电平有效译码器符号





2) 2-4 线低电平有效译码器 Active-Low

Input	Output
A B	$\mathbf{D}_0 \; \mathbf{D}_1 \; \mathbf{D}_2 \; \mathbf{D}_3$
0 0	0 1 1 1
0 1	1 0 1 1
1 0	1 1 0 1
1 1	1 1 1 0


输入数码是几,第几号输出就是唯一的低电 平0,其余输出均是高电平1

电路 D_0 __ D_1 ___ D_2 D_3 m_1 m_2 m_0 m_3 & & & & \overline{E} $\frac{A}{\overline{A}}$ $\frac{B}{B}$ D_0 D_1 D_2 D_3 $\frac{1}{E}$ 2-4 decoder

2. 3线-8线译码器

高电平有效 3-8 译码器


符号



低电平有效 3-8 译码器: IC 74138

- 3 数据输入
- 8 输出
- 3 使能输入

$$\left\{\begin{array}{l}
S_A & \text{Active-high} \\
\overline{S}_B \\
\overline{S}_C
\right\} & \text{Active-low}$$




74138: MSI (medium scale integration)

例: 用3-8线译码器74138扩展成 4-16 线译码器.

用使能端扩展


数据输入 $D_3D_2D_1D_0$



 D_3 : $S_A(II)$ 接 $\overline{S}_B(I)$, 作为4-16线译码器的最高位(MSB)

 $\overline{S}_B, \overline{S}_C(II)$ 和 $\overline{S}_C(II)$ 作为4-16 线译码器的使能端 总使能端

管脚图



查手册 管脚图 功能表

3. 译码器实现逻辑函数

例:用译码器和逻辑门实现下列一组函数

$$F_1(A, B, C) = A\overline{B} + B\overline{C} + \overline{A} \cdot \overline{C}$$

$$F_2(A, B, C) = (A + \overline{B} + C)(\overline{B} + \overline{C})$$
 标准形式

$\boldsymbol{F_1}$ \boldsymbol{AB}					
C	00	01	11	10	
0	1	1	1	1	
1				1	

$$F_1(A, B, C) = \sum (0,2,4,5,6) = \prod (1,3,7)$$

$$F_2(A, B, C) = \sum (0,1,4,5,6) = \prod (2,3,7)$$


方法 1: 译码器 + 或门

高电平有效译码器

输出:最小项

标准与或式

$$F_1(A, B, C) = \sum (0,2,4,5,6)$$
$$F_2(A, B, C) = \sum (0,1,4,5,6)$$



方法2: 译码器 + 与非门

$$F_1(A, B, C) = \sum_{\Sigma} (0, 2, 4, 5, 6)$$

$$F_2(A, B, C) = \sum (0,1,4,5,6)$$

低电平有效译码器 (74138)


与非门 → 最小项

$$F_1(A,B,C) = m_0 + m_2 + m_4 + m_5 + m_6$$

$$= \overline{m_0 + m_2 + m_4 + m_5 + m_6}$$

$$= \overline{m_0 \cdot \overline{m}_2 \cdot \overline{m}_4 \cdot \overline{m}_5 \cdot \overline{m}_6}$$

与或式 → 与非门



方法 3: 译码器 + 与门

低电平有效译码器

$$F_{1}(A,B,C) = \Pi (1,3,7)$$


$$= M_{1} \cdot M_{3} \cdot M_{7}$$

$$= \overline{m}_{1} \cdot \overline{m}_{3} \cdot \overline{m}_{7}$$

$$F_{2}(A,B,C) = \Pi (2,3,7)$$

$$= M_{2} \cdot M_{3} \cdot M_{7}$$

$$= \overline{m}_{2} \cdot \overline{m}_{3} \cdot \overline{m}_{7}$$



标准或与式: 低电平有效译码器 + 与门

结论:

用一个译码器实现一组函数

高电平有效译码器 + 或门 (最小项)

低电平有效译码器 +与门(与非门)

最大项

最小项

4.4.2 BCD码转十进制译码器

功能:将BCD 码转换成十进制码.


4-10线译码器 IC 7442

注意:

输出: 低电平有效

输入: 有效输入 0000-1001

无效输入 1010-1111




输入数码是几,第几号 输出就是唯一的低电平0

4.4.3 显示译码器 (/驱动器)

1. 7段数码管


7段数码管显示器是常见的显示器



数码管由7段发光管构成

连接方式不同分成共阴极和共阳极两种






2. 显示译码器

要显示0-9十个数字,需要用译码器来驱动

显示译码器/驱动器 7448


输入 4 线 4 位二进制数 / 8421 BCD 码

输出 7线 -----> 驱动 7-段数码管




不一定只有一个输出端高(或低)有效

显示译码 器内部电 路设计




ABCD	abcdefg
0000	1111110
0001	0110000
0010	1101101
0011	1111001
0100	0110011
0101	1011011
0110	0011111
0111	1110000
1000	1111111
1001	1110011

分别做7个卡诺图



$$Y_a = A + \overline{B} \cdot \overline{D} + BD + CD$$
$$= A + CD + \overline{B \oplus D}$$



§ 4.5 多路(数据)选择器

Multiplexers (Data Selectors)


MUX 功能: 在多路输入数据中选择一路进行输出

1. 4 线-1线 MUX

相当于4个数据 D_0, D_1, D_2, D_3 中选一个,由开关AB 控制

AB: 控制输入 (地址输入)

n 位地址线可以控制 2n 个数据输入



Ē	A B	F
0	0 0	D_0
0	0 1	D_1
0	1 0	D_2
0	1 1	D_3
1	φφ	0


AB任取一值时,只有一个与门输出1(D),其他为0,或之后为F。

E为使能端。在 E=0 的条件下, 控制码是几,就把第几号数据送到唯一的输出端

Decoder + Data lines + OR gate

MSI 4-1 MUX 74153 (一芯片上有 2 个 4-1 MUX)

符号




ST Select Transform 选通端,低电平有效

 A_1A_0 : 地址线 (控制输入)

2. 8线-1线 MUX 74151 (MSI)

3 位地址线: A₂A₁A₀; 8 条数据线: D₀-D₇



3. MUX实现逻辑函数

例 1: 用一个 MUX 实现函数

$$F(A,B,C) = \overline{ABC} + B\overline{C} + A\overline{BC} = \sum (2,3,5,6)$$

解:

3 变量

选择 74151 (8-1 MUX)

F AB						
C	00	01	11	10		
0		1	1			
1		1		1		

$$\begin{array}{c|c}
\mathbf{O} & \overline{ST} & \mathbf{MUX} \\
\mathbf{C} & \overline{A_0} & \mathbf{0} \\
\mathbf{B} & \overline{A_1} & \mathbf{0} \\
\mathbf{A} & \overline{A_2} & \mathbf{0} \\
\mathbf{A} & \overline{A_2} & \mathbf{0} \\
\mathbf{O} & \overline{D_0} & \mathbf{0} \\
\mathbf{O} & \overline{D_1} & \mathbf{0} \\
\mathbf{O} & \overline{D_2} & \mathbf{0} \\
\mathbf{1} & \overline{D_2} & \mathbf{0} \\
\mathbf{1} & \overline{D_2} & \mathbf{0} \\
\mathbf{1} & \overline{D_3} & \mathbf{0} \\
\mathbf{O} & \overline{D_4} & \mathbf{5} \\
\mathbf{1} & \overline{D_6} & \mathbf{6} \\
\mathbf{O} & \overline{D_7} & \mathbf{7}
\end{array}$$


一个 MUX 只能实现一个逻辑函数

例 2: 用双4选1 MUX 74153 实现下列函数

$$F_1(X,Y) = X(\overline{X} + Y) = XY = m_3$$
$$F_2(X,Y) = \prod (0,2)$$

解:

标准形式




例 3: 用一片 74151 实现下列函数

$$F(A,B,C,D) = ABCD + A\overline{B}C\overline{D} + \overline{A}BCD + \overline{A}\overline{B}\overline{C} + ABC\overline{D}$$

解:

74151 3变量

$$D \rightarrow VEM$$



$$\begin{array}{c|c}
\mathbf{O} & \overline{ST} & \mathbf{MUX} \\
\hline
\mathbf{C} & A_0 \\
\mathbf{B} & A_1 \\
\mathbf{A} & A_2 \\
\mathbf{A} & A_2 \\
\mathbf{D} & D_0 \\
\mathbf{O} & D_1 \\
\mathbf{O} & D_2 \\
\mathbf{D} & D_2 \\
\mathbf{D} & D_3 \\
\mathbf{O} & D_4 \\
\mathbf{D} & D_5 \\
\mathbf{O} & D_6 \\
\mathbf{1} & D_7 \\
\mathbf{O} & D_7
\end{array}$$

$$\begin{array}{c|c}
\mathbf{MUX} \\
\mathbf{EN} \\
\mathbf{Y} \\
\mathbf{Y} \\
\mathbf{\overline{Y}} \\
\mathbf{\overline{Y}}$$

§ 4.6 比较器

基本功能: 比较二个二进制数的大小

4.6.1 一位比较器

输入: A, B

输出: 比较结果 $\left\{ egin{array}{ll} L(A>B) & large \\ S(A<B) & small \\ E(A=B) & equal \end{array} \right\}$ 高有效 No 0

真值表


$oldsymbol{A}$	В	L	S	E
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

$$\begin{cases}
L = A\overline{B} \\
S = \overline{A}B
\end{cases}$$

$$E = AB + \overline{A} \cdot \overline{B}$$

$$= A \odot B$$

Circuit



4.6.2 四位比较器

8 输入
$$\begin{cases} A: A_3 A_2 A_1 A_0 \\ B: B_3 B_2 B_1 B_0 \end{cases}$$
 3 输出
$$\begin{cases} L(A>B) \\ S(A$$

从最高位开始比较。

中规模4位比较器芯片 7485:

$$3$$
个级联输入端 $\left\{ egin{array}{l} l(A>B) \\ s(A 来自低位的 比较结果$


真值表:

比较输入	纵	及联输	ì入	箱	出	
$A_3 B_3 A_2 B_2 A_1 B_1 A_0 B_0$	l(A>B)	s(A < B)	e(A=B)	L(A>B)	S(A < B)	E(A=B)
$A_3 > B_3 \mathbf{X} \mathbf{X} \mathbf{X}$	X	X	X	1	0	0
$A_3 < B_3 \times X \times X$	X	X	\mathbf{X}	0	1	0
$A_3 = B_3 A_2 > B_2 X X$	X	X	X	1	0	0
E_3 $A_2 < B_2$ X X	X	X	X	0	1	0
E_3 $A_2 = B_2 A_1 > B_1 X$	X	X	X	1	0	0
E_3 E_2 $A_1 < B_1$ X	X	X	X	0	1	0
E_3 E_2 $A_1 = B_1$ $A_0 > B_0$	X	X	X	1	0	0
E_3 E_2 E_1 $A_0 < B_0$	X	X	X	0	1	0
E_3 E_2 E_1 $A_0=B_0$	1	0	0	1	0	0
E_3 E_2 E_1 E_0	0	1	0	0	1	0
E_3 E_2 E_1 E_0	0	0	1	0	0	1

输出:


$$\begin{cases} E = E_3 E_2 E_1 E_0 e \\ L = L_3 + E_3 L_2 + E_3 E_2 L_1 + E_3 E_2 E_1 L_0 + E_3 E_2 E_1 l \\ S = S_3 + E_3 S_2 + E_3 E_2 S_1 + E_3 E_2 E_1 S_0 + E_3 E_2 E_1 E_0 s \end{cases}$$

7845 符号:



4.6.3 比较器级联扩展

2片7485 连成一个8位数值比较器



先用高位片,若高位片比出结果 (A>B or A<B),则与级联输入状态无关;若高位片相等(A=B),再看级联输入,即看低位比较结果 lse,若低位仍相等,则A=B。

§ 4.7 加法器 Adders

Adders are important not only in computer, but in many types of digital systems in which numerical data are processed.

4.7.1 半加器

功能: 实现俩个一位二进制数相加

2输入: A, B 2输出: S (sum) C_0 (carry out)

$$\begin{array}{c|c}
 & A \\
+ & B \\
\hline
 & C_0 & S
\end{array}$$

A B		S	C_o
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$

$$C_0 = AB$$

$$S = A \oplus B$$
电路
$$C_0 = AB$$

符号:

4.7.2 全加器


- 3输入: A, B, C_i (来自低位的进位)
- 2 输出: S, C_{i+1} (向高位的进位)

$$S = A \oplus B \oplus C_{i}$$


$$C_{i+1} = AB + AC_{i} + BC_{i}$$

ABC_{i}		S	C_{i+1}
0	0 0	0	0
0	0 1	1	0
0	1 0	1	0
0	1 1	0	1
1	0 0	1	0
1	0 1	0	1
1	1 0	0	1
1	1 1	1	1

符号



IEEE



4.7.3 并行加法器

多位二进制数相加时,每位一个全加器,加法器并行

并行加法器中进位方式: { 串行(脉冲)进位 超前进位

串行进位(Ripple carry):

并行输入,串行进位:结构简单,速度慢

为提高运算速度,采用超前进位方法。

超前进位

分析

全加器输出:

$$S_i = A_i \oplus B_i \oplus C_i$$

$$C_{i+1} = \overline{A}_i B_i C_i + A_i \overline{B}_i C_i + A_i B_i \overline{C}_i + A_i B_i \overline{C}$$

$$= A_i B_i + (A_i \oplus B_i) C_i$$

定义:
$$\begin{cases} G_i = A_i B_i & \text{产生变量} \\ P_i = A_i \oplus B_i & \text{传输变量} \end{cases}$$

上式写成
$$\begin{cases} S_i = P_i \oplus C_i \\ C_{i+1} = G_i + P_i C_i \end{cases}$$

进位:

$$\begin{cases} S_i = P_i \oplus C_i \\ C_{i+1} = G_i + P_i C_i \end{cases}$$

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

$C_0 = 0$, C_i 只与G, P 有关,即只与A, B 有关,可以并行产生

相当于四个全加器同时计算,而不是第一个做完,得到 C_1 后,第二个再做。提高速度。

超前进位加法器74283:

$$\begin{array}{c|c}
A_{0} & - & \\
A_{1} & - & \\
A_{2} & - & \\
A_{3} & - & \\
B_{0} & - & \\
B_{0} & - & \\
B_{1} & - & \\
B_{2} & - & \\
B_{3} & - & \\
C_{0} & - & C_{I}
\end{array}$$

$$\begin{array}{c|c}
\Sigma \\ P \\ \Sigma \\ S_{0} & - & S_{0} \\
- & S_{1} \\
S_{2} & - & S_{2} \\
S_{3} & - & C_{2} \\
- & C_{4} & - & C_{4}
\end{array}$$

国际标准符号

§ 4.8 组合逻辑电路的竞争冒险

前面讨论电路是输入输出处于稳定的逻辑电平的情况。为了保证工作的可靠性,要考虑输入信号逻辑电平发生变化的瞬间电路的工作情况。

由门电路的传输延时引起的问题

竞争: 从输入到输出的途径不同,延时时间不同, 到达输出的时间不同,这种现象为竞争。

冒险: 竞争结果导致逻辑电路产生错误输出, 称为冒险或险象。

4.8.1 竞争冒险的分类与判别

$$F = AB + \overline{A}C$$

$$\stackrel{\text{def}}{=} B = C = 1$$


$$F = A + \overline{A} = 1$$

F应该总是高电平

传播延时 -

F-窄的负脉冲

冒险



$$G = (A+B)(\overline{A}+C)$$

$$\stackrel{\text{\tiny Δ}}{=} B = C = 0$$


$$G = A \cdot \overline{A} = 0$$


G应该总是低电平

传播延时 -

G-窄的正脉冲

冒险







4.8.2 竞争冒险消除方法

1. 接入滤波电容

竞争冒险引起的脉冲一般很窄(几十纳秒), 在输出端 并接一个滤波电容,将其滤掉。

2. 引入取样脉冲





在输出端接取样脉冲,仅在输出处于稳定值时 出现。取样脉冲为0期间,输出端信息无效。

3. 修改设计方案

$$F = A + \overline{A}$$
 冒险

引入冗余项,可以消除冒险