高等计算机体系结构 第五讲:多周期和流水线

栾钟治

北京航空航天大学计算机学院中德联合软件研究所 2020-04-03

1

提醒:实验 1

- 4月10日截止
 - 用Logisim设计1个7指令单周期MIPS CPU
- 学习MIPS ISA

提醒:作业

- 作业 2
 - 3月27日发布, 4月10日上课前截止
 - 单周期与多周期微体系结构
- 作业 3
 - 4月10日发布…
 - 流水线

2

阅读材料

- Patterson & Hennessy's Computer Organization and Design: The Hardware/Software Interface (计算机组 成与设计: 软硬件接口)
 - 附录 D
 - 第四章 (4.5-4.8, , 4.9-4.11)
- 选读
 - Maurice Wilkes, "The Best Way to Design an Automatic Calculating Machine," Manchester Univ. Computer Inaugural Conf., 1951.
 - Smith and Sohi, "The Microarchitecture of Superscalar Processors," Proceedings of the IEEE, 1995
 - Patt & Patel's Introduction to Computing Systems: From Bits and Gates to C and Beyond (计算机系统概论)
 - 附录C: LC-3b ISA及微体系结构

回顾: "处理指令"的步骤

- ISA 抽象地说明给定一条指令和A, A' 应该是什么
 - 定义一个抽象的有限态机
 - 状态 = 程序员可见的状态
 - 次态逻辑 = 指令执行的规范
 - 从 ISA 的视角, 指令执行的过程中A和A'之间没有"中间状态"
 - 每条指令对应一个状态转换
- 微体系结构实现 A 向 A'的转换
 - 有很多种实现方式的选择
 - 我们可以加入程序员不可见的状态来优化指令执行的速度: 每条指令有多个状态转换
 - 选择 1: A → A' (在一个时钟周期内完成 A 到 A' 的转换)
 - 选择 2: A → A+MS1 → A+MS2 → A+MS3 → A'(使用多个时钟周期完成 A 到 A'的转换)

5

5

回顾: 多周期微体系结构

AS = 指令执行之前程序员可见的体系结构状态



第1步: 在一个时钟周期内处理一部分指令





AS'=指令执行之后程序员可见的体系结构状态

回顾: 多周期微体系结构

•目标:使每一条指令的执行只(大致)花费它该花费的时间

- 思路
 - 时钟周期的决定独立于指令处理时间
 - 每条指令需要花费多少时钟周期
 - 一条指令执行过程中会有多次状态转换
 - 每条指令的状态变换是不同的

6

回顾: 多周期设计的好处

- 关键路径设计
 - 可以独立地针对每条指令的最糟糕情况来优化关键路径
- 基本(典型)设计
 - 可以通过优化执行"重要"指令(占用大量执行时间)所需的状态数来达到需要的效果
- 平衡设计
 - 不需要提供比实际需求更多的资源或能力
 - 一条指令需要多次使用资源"X"并不意味着需要多个"X"

7

Ω

回顾: 性能分析

- 指令执行时间
 - {CPI} x {clock cycle time}
- 程序执行时间
 - 所有指令的[{CPI} x {clock cycle time}]之和
 - {指令数} x {平均 CPI} x {clock cycle time}
- 单周期微体系结构的性能
 - CPI = 1
 - Clock cycle time \not
- 多周期微体系结构的性能
 - CPI = 每条指令不同
 - · 平均 CPI → 希望能很小

有两个独立的自由度可以优化

• Clock cycle time 短

-HJ | H | C | J | J | V | V |

9

多周期微体系结构 *近距离观察*

11

回顾: CPI vs. 主频

- CPI vs. 时钟周期长度
- 互相矛盾
 - 对一条指令来说,减少一个就会增加另一个
 - 为什么?
- · 多条指令并发处理可以使平均CPI被平摊/减小
 - 同一个时钟周期被用来处理多条指令
 - 例如:流水线, 超标量等

0


10

如何实现多周期?

- Maurice Wilkes, "The Best Way to Design an Automatic Calculating Machine," Manchester Univ. Computer Inaugural Conf., 1951.
- 微码/微程序控制的概念
- 实现
 - 可以按照描述状态之间序列的有限状态机来实现"指令处理"的步骤,最终状态机回到"取指令"状态
 - 状态由控制信号推定
 - 下一个状态的控制信号由当前状态决定

12

11



微程序控制相关术语

- 与当前状态相关的控制信号
 - 微指令
- 从一个状态过渡到另一个状态的动作
 - 决定下一个状态以及下一个状态的微指令
 - 微序列(生成)
- 控制存储(器)为每一个可能的状态存储控制信号
 - 为整个有限状态机存储微指令
- 微序列(控制)器决定下一个时钟周期(下一个状态) 将会用到的控制信号集合

15

基本的多周期微体系结构

- 指令执行周期被划分为多个"状态"
 - 指令执行周期的每个阶段可以拥有多个状态
- 多周期微体系结构通过状态到状态的序列处理指令
 - 某个状态下机器的行为由该状态下的控制信号决定
- 整个处理器的行为可以被定义成一个有限状态机
- 在某个状态(时钟周期)中, 控制信号控制
 - 数据通路如何处理数据
 - 如何为下一个时钟周期生成控制信号


4

14

在一个时钟周期里发生了什么?

- 对当前状态控制的控制信号(微指令)
 - 在数据通路中推进
 - 为下一个周期生成控制信号(微指令)
- 数据通路和微序列器并发操作
- •问题:为什么不在当前周期生成当前周期需要的控制信号?
 - 会使时钟周期延长
 - 为什么?

16



19

LC-3b多周期处理的状态机

- LC-3b微架构的行为由以下因素决定
 - 35个控制信号和7位由数据通路连入控制逻辑的信号
- 35个控制信号完整描述了控制结构的状态
- LC-3b的所有行为都可以描述为状态机——一个有向图
 - 结点(关联到每个状态)
 - 弧(代表一个状态到另一个状态的流)

19

什么决定了下一个周期的控制信号?

- 当前时钟周期发生了什么
 - · 流入"Control"框的9根线
- •被执行的指令
 - 来自数据通路的IR[15:11]
- •不管分支条件是否满足,如果执行的指令是分支
 - 来自数据通路的BEN(1 bit)
- - 来自存储器的R(1 bit)

18


18


LC-3b状态机

- Patt & Patel, 附录 C, 图 C.2
- 每个状态描述必须是唯一的
 - 通过状态变量
- LC-3b状态机有31个不同的状态
 - 由6个状态变量编码
- 例如

20

- 状态18,19对应指令处理周期的开始
- 取指阶段: 状态18, 19 → 状态33 → 状态35
- 译码阶段: 状态32





关于LC-3b状态机的几个问题

• 最快的指令执行需要多少个时钟周期?

• 最慢的指令执行需要多少个时钟周期?

• 什么决定了时钟周期?

• 这是个摩尔型状态机还是米里型状态机?

22

22

LC-3b数据通路

• Patt & Patel, 附录 C, 图 C.3

• 单总线数据通路设计

• 任何时候只能有一个数值被放上总线(选通并使用总线)

• 优点: 硬件成本低, 只有一条总线


• 缺点:降低了并发性 - 如果指令需要因为两件不同的事使用总线两次,需要在不同的状态中完成

• 26个控制信号决定了一个时钟周期内数据通路上发生什么

• Patt & Patel, 附录 C, 表 C.1

24

23



关于LC-3b 数据通路的几个问题

- 在数据通路中是如何做到根据状态机实现取指令的?
- 选通和载入有什么不同?
- 这个设计是最节省硬件的吗?

27


26


LC-3b 微程序设计控制结构


- Patt & Patel, 附录 C, 图 C.4
- 三个组件:
 - 微指令,控制存储,微序列(控制)器
- 微指令: 26个控制数据通路, 9个决定下一个状态
- 每个微指令存储在控制存储(特殊的存储结构)的特定位置
- 特定位置:对应微指令的状态地址
 - 每个状态对应一条微指令
- 微序列(控制)器决定下一条微指令的地址(下一个状态)

28

27







LC-3b 微序列(控制)器

- Patt & Patel, 附录 C, 图 C.5
- 微序列器的目的是决定下一条微指令的地址(下一个状态)
- 下一个地址取决于 9 个控制信号

Signal Name	Signal Values				
J/6: COND/2:	COND ₀ COND ₁ COND ₂ COND ₃	;Unconditional ;Memory Ready ;Branch ;Addressing Mode			
IRD/1:	NO, YES				


Table C.2: Microsequencer control signals

33

33

关于微序列(控制)器的几个问题

- IRD信号什么时候生效?
- 如果一条非法指令被译码会发生什么?
- 条件(COND)位是用来做什么的?
- 延迟可变存储如何处理?
- 如何对状态编码?
 - 使状态变量数最少
 - 从16路分支开始
 - 然后根据COND位确定约束表和状态



34

关于控制存储的几个问题

- ■什么控制信号能够被存入控制存储?
- ■什么控制信号只能由硬连线逻辑生成? □什么信号必须在数据通路中处理才能得到?


36

35

延迟可变存储

- Ready信号(R)使得存储器读写能够正确的执行
 - 例如: 状态33向状态35转变由存储器准备好后生成的R信 号控制
- 在单周期微体系结构中是如何做的?

37



关于微序列器的高级问题

- 如果机器出现中断会发生什么?
- 如果指令产生异常会怎么样?
- 如何使用这种控制结构实现一条复杂指令?
 - 考虑 REP MOVS

38

40

抽象的力量

- 控制存储的微指令概念使得硬件设计者具有一种新的 抽象: 微程序设计
- 设计者可以将任何希望的操作翻译成微指令序列
- 设计者只需要提供
 - 实现目标操作所需的微指令序列
 - 具有正确驱动微指令序列能力的控制逻辑
 - 其它必须附加的数据通路控制信号(如果操作不能翻译成 已有的控制信号)

其它: 内存中的对齐矫正

- 访存对齐
- •LC-3b 有字节 load 和 store 指令,可以不按照字 边界移动数据
 - 对程序员/编译器很方便
- 硬件如何保证读写的正确性?
 - 状态 29 LDB
 - 状态 24 和 17 STB
 - 额外的逻辑处理未对齐的访问

41

微程序控制的优点

- 通过控制数据通路(用序列器),可以用非常简单的数据通路实现强有力的计算
 - 高级ISA翻译成微码(微指令序列)
 - 微码使得用最简单的数据通路**仿真**ISA成为可能
 - · 微指令可以被看作是用户不可见的ISA
- 使ISA很容易扩展
 - 可以通过改变微码支持新的指令
 - 可以通过简单微指令的序列来支持复杂的指令
- •如果可以把任意指令序列化,那么也能够把任意"程序"序列化成微程序序列
 - 在微码中需要一些新的状态(如:循环计数器)来序列化更复杂的程序

43

其它: 内存映射I/0

- 地址控制逻辑决定访存指令的地址是内存还是I/0设备
- •相应地驱动内存或1/0设备并目设置多路选择器
- 有些控制信号不能保存在控制存储中
 - 依靠地址

42

42

硬件升级

- 对微码升级/打补丁的能力(处理器发货之后)
 - 不用更换处理器就可以增加新的指令!
 - "修复"硬件实现的缺陷
- 例如
 - IBM 370 Model 145: 微码存储在主存中,可以在重启之后 升级
 - IBM System z: 与 370/145类似
 - Heller and Farrell, "Millicode in an IBM zSeries processor," IBM JR&D. May/Jul 2004.
 - B1700 微码可以在处理器运行时更新
 - 用户可微编程的机器!


44


43


微程序设计的多周期MIPS


- Patterson & Hennessy, 附录 D
- 任何 ISA 都可以这样实现


45














I Biguer trom PRA COMP, COPPRIGHT

51









"纳码"和"毫码"

- "纳码": 比"正牌微码"低一级
 - 为微控制数据通路中的子系统(例如一个复杂的浮点运算模块)做的微程序设计控制
- "*毫码*": 比"正牌微码"高一级
 - •可以被微控制器调用的ISA级别的子程序,用以处理复杂的操作和系统功能
 - 例如,Heller and Farrell,"Millicode in an IBM zSeries processor," IBM JR&D, May/Jul 2004.
- 在这两种情况下,需要避免将主微控制器复杂化
- •可以理解为不同抽象层次下的"微码"



54



回顾: 单周期微架构的复杂性

- 人为因素
 - 所有指令都和最慢的指令一样慢
- 低效
 - 所有指令都和最慢的指令一样慢
 - 必须为所有指令提供最坏情况下的资源
 - 对于一条指令执行周期中在不同阶段会访问同一个资源的情况,必须为该资源提供"副本"
- 不一定是实现ISA的最简单方法
 - REP MOVS, INDEX, POLY等指令的单周期实现?
- 不容易优化/提升性能
 - 对通常情况(普通指令)做优化不起作用
 - 任何时候都要优化最坏的情况

57

57

多周期设计的好处

- 关键路径设计
 - 可以独立地针对每条指令的最糟糕情况来优化关键路径
- 基本 (典型)设计
 - •可以通过优化执行"重要"指令(占用大量执行时间)所需的状态数来达到需要的效果
- 平衡设计
 - 不需要提供比实际需求更多的资源或能力
 - · 一条指令需要多次使用资源"X"并不意味着需要多个"X"
 - 使硬件更高效: 一条指令可以多次 **重用**硬件部件

59

回顾: 微体系结构设计原则

- 关键路径设计
 - 找到时延最大的组合逻辑, 尽可能的减小它的时延
- 基本(典型)设计
 - 在重要的地方花时间和资源
 - 提升机器设计目标要求的应有能力
 - 通常情况 vs. 特殊情况
- 平衡设计
 - 平衡流过硬件部件的指令/数据流
 - 平衡完成工作所需要的硬件
- 单周期微体系结构是如何遵循这些原则的?

58

58

是否可以更好?

- 在多周期设计中你看到哪些局限?
- 有限的并发
 - 在指令处理周期的不同阶段,一些硬件资源会闲置
 - 例如,当指令在"译码"或"执行"阶段,"取指"逻辑 会闲置
 - 当发生访存时绝大多数数据通路闲置

是否可以利用闲置的硬件改善并发?

- •目标: 并发 → 吞吐量(一个周期内完成更多的"工作")
- 思路: 当一条指令在它的处理阶段使用某些资源的同时,使用该指令不需要的闲置资源处理其它指令
 - 例如, 当译码一条指令时, 取下一条指令
 - 例如, 当执行一条指令时, 译码另一条指令
 - 例如, 当一条指令访问数据存储器时, 执行另一条指令
 - 例如,当一条指令写回结果到寄存器堆的时候,另一条指令访问数据存储器

流水线:基本思想

• 系统性更强

• 多条指令流水线执行

• 类比: 指令的"装配线处理"

• 思路

61

- 指令处理周期切分为不同的处理"阶段"
- 保证有足够的硬件资源在每个阶段处理指令
- 每个阶段处理不同的指令
 - 指令在连续的阶段中按照程序序连续地处理
- 好处: 提升了指令处理的吞吐量(1/CPI)

63

流水线:基本思想

• 系统性更强

• 多条指令流水线执行

• 类比: 指令的"装配线处理"

• 思路

• 指令处理周期切分为不同的处理"阶段"

• 保证有足够的硬件资源在每个阶段处理指令

• 每个阶段处理不同的指令

• 指令在连续的阶段中按照程序序连续地处理

2

62

流水线:基本思想

• 系统性更强

• 多条指令流水线执行

• 类比: 指令的"装配线处理"

• 思路

• 指令处理周期切分为不同的处理"阶段"

• 保证有足够的硬件资源在每个阶段处理指令

• 每个阶段处理不同的指令


• 指令在连续的阶段中按照程序序连续地处理


• 好处: 提升了指令处理的吞吐量 (1/CPI)


• 坏处? 请开始思考这个问题……


64


63











理想的流水线

- •目标:增加少量成本(指令处理的硬件开销)提升吞吐量
- 重复相同的操作
 - 对大量不同的输入执行同样的操作
- 重复独立的操作
 - 重复的操作之间没有相关性
- 统一划分子操作
 - 处理可以被平均地划分成相同延时的子操作(不共享资源)
- 类似的例子: 汽车装配线, 洗衣
 - 指令处理"周期"?

70

70


真实一点的流水线: 吞吐量 •延迟为 T 的非流水线


:吃刀 I 的非流水线 BW = 1/(T+S) , S = 锁存延迟

→ T ps


• K阶段流水线


72








流水线指令处理

















































图解流水线操作:资源视图											
	t _o	t ₁	t ₂	t ₃	t ₄	t ₅	t ₆	t ₇	t ₈	t ₉	t ₁₀
IF	Io	I ₁	I ₂	l ₃	I ₄	I ₅	I ₆	I ₇	I ₈	l ₉	I ₁₀
ID		I _o	I ₁	l ₂	l ₃	I ₄	I ₅	I ₆	I ₇	I ₈	l ₉
EX			I _o	l ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	I ₈
MEM				I _o	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇
WB					Io	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆

图解流水线操作: 操作视图 t_3 $\mathsf{t_1}$ t_2 Inst₀ IF EX MEM WB Inst₁ ID EX MEM WB Inst₂ IF ID EX MEM WB ĪF EX MEM WB { Inst₃ ΙD EX IF ID MEM Inst₄ IF ID ĪF ID

94



95



理想的流水线

- •目标:增加少量成本(指令处理的硬件开销)提升吞吐量
- 重复相同的操作
 - 对大量不同的输入执行同样的操作
- 重复独立的操作
 - 重复的操作之间没有相关性
- 统一划分子操作
 - 处理可以被平均地划分成相同延时的子操作(不共享资源)
- 类似的例子: 汽车装配线, 洗衣
 - 指令处理"周期"?

00

京文 生的字 中间 PACOBO

Based on original figure from PACOBO

Lasted on original figure from PACOBO

Based on original figure from PACOBO

LOCK

Result

Re

98

指令流水线:并非理想的流水线

- ■相同的操作... 不是!
 - ⇒不同的指令不一定需要所有的阶段
 - 迫使不同的指令流经相同的多段流水线
 - → 外部碎片 (对于某些指令会有某些流水段闲置)
- ■统一的子操作 ... 不是!
 - ⇒很难平衡不同的流水段
 - 不是所有流水段都完成同样的工作量
 - → 内部碎片 (有些流水段完成的太快但仍旧需要占用同样的时钟周期时间)
- ■独立的操作... 不是!
 - ⇒指令之间互相不是独立的
 - 需要检测和解决指令之间的相关性以确保流水线操作的正确性
 - → 流水不是永远流动的 (它会停顿)

100

流水线设计中的问题

- 流水段的平衡
 - 需要多少段以及每一段完成什么任务
- 有影响流水的事件时,保持流水线正确、顺畅、满负荷
 - 处理相关性(冒险)
 - 数据
 - 控制
 - 处理资源争用
 - 处理长时延(多个周期)操作
- 处理异常、中断
- 更高的要求: 提高流水线的吞吐
 - 使停顿最少

101