高等计算机体系结构 第十讲: Cache(II)和主存储器

栾钟治

北京航空航天大学 计算机学院 中德联合软件研究所 2020-05-22

1

实验2-5

• 5月10日发布, 预计7月10日截止

3

提醒:作业

- 作业 5
 - 5月8日发布,6月5日上课前截止提交
 - Cache和Memory
- 作业 6
 - 6月5日发布, 6月19日截止
 - 预取和并行

2

阅读材料

- 分层存储体系结构
- Patterson & Hennessy's Computer Organization and Design: The Hardware/Software Interface (计算机组成与设计:软硬件接口)
 - 第五章: 5.1-5.3
- Maurice Wilkes早期关于cache的论文
 - Wilkes, "Slave Memories and Dynamic Storage Allocation," IEEE Trans. On Electronic Computers, 1965.

回顾: 为什么要有分层存储体系结构?

- 我们想要既快又大
- 但是我们无法仅靠一层存储达到目的
- 思路: 采用多层的存储 (越大并且越慢的离处理器越远) 并且确保处理器需要的大多数数据在更快的层中

5

回顾:现代的分层存储体系结构 寄存器堆 32 words, 亚纳秒 手工/编译器 寄存器溢出 L1 cache 存储抽象 ~32 KB,~纳秒 L2 cache 512 KB~1MB. 几-几十纳秒 自动 硬件cache管理 主存 (DRAM), GB.~100 纳秒 自动 需要分页 交换磁盘 100 GB,~10 毫秒

回顾:存储局部性

- •一个"典型"的程序在引用存储器方面有很多的局部性
 - 比如,很多典型的程序是由"循环"组成的
- •空间局部性:一个程序倾向于一次引用一串存储位置
 - 最引人关注的例子:
 - 1. 指令对存储的引用
 - 2. 数组或类似数据结构的引用

6

回顾: 层次设计注意事项

• 递归的延迟方程

 $T_i = t_i + m_i \cdot T_{i+1}$

- •目标: 在可以接受的开销范围内获得满意的 T,
- T_i≈ t_i 将是令人满意的
- 保持低的缺失率 m.
 - •增加容量 C_i 以降低缺失率 m_i,但是要注意会增加 t_i
 - 通过更好的管理降低缺失率 m_i (替换::预测你不需要什么,预取::预测你需要什么)
- 保持低的 T_{i+1}
 - 让更低的层次更快,但是要注意会增加成本
 - 引入中间层做折衷

回顾: cache基础

- Block (line): cache中的存储单元
- 命中HIT: 如果在cache中, 使用被缓存的数据, 不再访存
- 缺失MISS: 如果不在cache中, 将相应的block调入cache
- •一些重要的cache设计决策
 - 放置: 在哪儿以及如何在cache中放置/寻找一个block?
 - · 替换: cache中哪些数据应该被移除?
 - · 管理的粒度: 大的, 小的还是统一的block?
 - 写策略: 写cache的时候应该怎么做?
 - 指令/数据: 应该分别对待吗?

9

11

回顾: 直接映射的Cache Ig。M 位地址 bo g idx Tag Store Data Store Ig₂(C/B C/B 每行 t 位 C/B 每行 B 字节 t bits lg₂(B/G) bits t bits B bytes G bytes $t = \lg_2 M - \lg_2(C)$ data

回顾: Cache基本参数

• M=2^m, 表示地址空间的大小(多少byte)

• 比如: **2**³²,**2**⁶⁴

💆 • G=2g , 表示Cache访问的粒度大小(多少byte)

• 比如: 4,8

• C, 表示Cache的容量(多少byte)

• 比如: 16KByte(L1),1MByte(L2)

S• B = 2^b , Cache块的大小(多少byte)

• 比如: 16(L1), > 64(L2)

• a, Cache的相联度

• 比如: 1, 2, 4, 5(?), C/B


10


10


回顾: 直接映射的Cahce

- C字节存储分为C/B块
- 根据地址的块索引域将一块内存映射到一个特定的 Cache块
- 所有具有相同块索引域的地址映射到相同的Cache块
 - 2*个这样的地址;一次只能缓存一个这样的块
 - •即使C>工作集大小,也可能产生冲突
 - 给定2个随机的地址,冲突几率为1/(C/B)

注意,冲突的可能性随着Cache块数量的增加而降低







"a"路组相联的Cache

- C字节的存储分成a个直接映射的bank,每个组都有 C/a/B块
 - 地址被映射到每个bank中特定的块,存在a个这样的bank
 - *a个可能的位置加在一起就是"组(set)"
 - *直接映射是它的特例(a=1)
 - 额外的开销: 需要a个比较器和a选1的多路选择器
- 块索引域相同的地址都映射到同一"组" cache块上
 - 2^t个这样的地址:同时可以cache a个这样的块
 - 如果C>工作集大小 相联度越高→冲突越少
 - 如果C<工作集大小

? ? ?

14

全相联的Cache: a=C/B 49

- "内容可寻址"存储器
 - 不是常规的SRAM
 - 给定标签, 返回与该标签匹配的块, 否则就是一次缺失
 - 查找中不使用索引位
- 任何地址可能在C/B个块中的任何一块里
 - 如果C>工作集大小,则无冲突
- •每个Cache块需要一个比较器、一个巨大的多路选择器 和许多长导线
 - 考虑L1延迟,数十个块会带来非常昂贵的开销和复杂的处理 幸运的是,没有理由采用非常大的全相联Cache 任何足够大具合理的C/B, a=4~5与a=C/B, 对于典型的程序而 言没有太大的区别(一样好)

16

组相联 Cache

- 通过提高相联度获得更好的命中率存在边际效益递减
- 更高的相联度使得访问时间更长
- •组内的哪一块在cache缺失时被替换?
 - 首先是任何无效的块
 - 如果所有块都有效,替换策略
 - 随机
 - FIFO
 - 最近最少使用LRU (如何实现?)
 - 非最近使用Not MRU
 - 最不经常使用
 - 重取成本最低
 - 为什么内存的访问会有不同的开销?
 - 混合替换策略
 - 最优替换策略

17

实现 LRU

- 思路: 换出最近最少访问的块
- 需要记录块被访问的序
- Q: 2路组相联cache
 - · 需要什么来实现 LRU?
- Q: 4路组相联cache
 - •一个组中有4块时,有多少种可能的序?
 - · 编码一个块的LRU序需要多少位?
 - 需要什么逻辑来确定LRU策略中被替换的块(victim牺牲者)?

19

替换策略

- 替换策略只具有二级效应
 - 如果在一组中使用的块少于a,任何敏感的替换策略都会很快收敛
 - 如果在一组中使用的块大于a, 所有的替换策略都没法解 决问题

18

18

LRU的近似性

- 大多数现代处理器在高相联度的cache中都没有实现 "真正的LRU"
- 为什么?
 - 真的LRU很复杂
 - LRU只是对局部性的近似预测(不是可能的最佳替换策略)
- "伪" LRU的例子:
 - 非 MRU (非最近使用)
 - 分层 LRU: 将4路组(set)分为2路"组(group)",记录MRU"组"和每一"组"中的MRU块
 - 牺牲者-下一个牺牲者替换: 仅保持记录牺牲者和下一个牺牲者

20

19

分层 LRU (非MRU)

- 将一个set划分为多个group
- 记录MRU group
- 记录每个group中的MRU块
- 替换时, 这样选择牺牲者:
 - 非MRU group中的某个非MRU块

21

牺牲者/下一个牺牲者策略

- •每一个set中只有2个块的状态被记录
 - 牺牲者(V),下一个牺牲者(NV)
 - 所有其它的块被标记为(O)-普通块
- 当cache不命中时
 - 替换 V
 - 将 NV 变为 V
 - 随机选择一个O 变为 NV
- 当cache命中V
 - 将 NV 变为 V
 - 随机选择一个O 变为 NV
 - 将 V 变成 O

23

分层 LRU (非MRU) 的问题

- 8路cache
- 2个4路group
- 什么样的访问模式会比真LRU表现的还差?
- 什么样的访问模式会比真LRU表现的要好?

22

22

牺牲者/下一个牺牲者策略(Ⅱ)

- 当cache命中NV
 - · 随机选择一个O 变为 NV
 - 将 NV 变成 O
- 当cache命中O
 - 什么也不做

24

23

替换策略

- LRU vs. 随机
 - Set 抖动: 当"工作集"大于组相联度时可能发生
 - 4路: 循环引用A, B, C, D, E
 - 使用LRU策略命中率为0%
 - 随机替换策略在抖动发生时效果更好
- 实际当中:
 - 取决于工作负载
 - LRU和随机的平均命中率差不多
- LRU和随机的混合
 - · 如何在两者中选择?Set采样
 - See Qureshi et al., "A Case for MLP-Aware Cache Replacement," ISCA 2006.

25

25

Cache替换和页替换

- 物理内存(DRAM)是磁盘的cache
 - 通常由系统软件通过虚拟存储子系统来管理
- 页替换与cache替换类似
- 页表是物理内存数据存储的"标签存储"
- 有什么不同?
 - 硬件vs软件
 - Cache中块的编号 vs 物理内存的编号
 - 可以容忍的找到替换内容的时间长短

27

最优替换策略?

- Beladv选择
 - 替换程序会在最远的将来引用的块
 - Belady, "A study of replacement algorithms for a virtual-storage computer," IBM Systems Journal, 1966.
 - 如何实现? 模拟?
- 这对最小化缺失率是最优的吗?
- 这对最小化执行时间是最优的吗?
 - 不是的. Cache的缺失延迟/开销在不同的块之间是不一样的!
 - 两个原因: 远程 vs. 本地 cache, 缺失的重叠
 - Qureshi et al. "A Case for MLP-Aware Cache Replacement," ISCA 2006.

26

26


Cache缺失的种类

- 强制(Compulsory)缺失
 - 第一次引用某个地址(块)总是导致一个缺失
 - 后续的引用将会命中,除非cache块因为某些原因被替换掉
 - 当局部性很差的时候会成为主要的缺失类型
- 容量(Capacity)缺失
 - Cache太小不足以保持需要的每一个数据
 - 相同容量情况下,在全相联cache (采用最优替换策略)中也可能发生
- 冲突(Conflict)缺失
 - 不属于强制缺失和容量缺失的任何其它缺失情况

28

强制缺失


- •对Cache块的第一次引用总是不命中
- 当局部性较差时, 在几种缺失中占主导地位
 - 例如,在"流式"数据访问模式中,访问了许多地址,但 每个地址都被恰好访问一次→很少重复使用来平摊成本
- 主要设计因素: B和"预取"



29

冲突缺失


- 直接映射或组相联时,由于冲突而替换先前访问 的Cache块导致的缺失
- 既非强制也非容量导致的缺失
- 当C≈W或C/B较小时,占主导地位
- 主要设计因素: a



31

容量缺失

- · Cache太小,无法容纳需要的所有内容
- 使用最佳(Belady)替换策略的全相联Cache中可能发生 的缺失
- · 当C <W时,占主导地位
 - 例如,由于对周期时间的权衡,L1 Cache永远做不到足够大
- 主要设计因素: C



30

回顾: Cache基本参数

• M=2^m, 表示地址空间的大小(多少byte)

• 比如: 2³², 2⁶⁴


- S G=2^g,表示Cache访问的粒度大小(多少byte)
 - 比如: 4, 8
 - C, 表示Cache的容量(多少byte)
 - 比如: 16KByte(L1), 1MByte(L2)

■ B = 2b, Cache块的大小(多少byte)

- 比如: 16(L1), > 64(L2)
- a, Cache的相联度
 - 比如: 1, 2, 4, 5(?), C/B


32

31



M-232 2-2 C-1k R-4 C-2


35



 $M=2^{32}$, a=2, C=1k, B=4, G=2

更"胖"的Data Store

34



在按序执行流水线中加入Cache

- •取指令和LW时,假设SRAM查找只需要1个周期
 - 如果命中, "魔法内存"
 - · 如果不命中,暂停流水线,直到Cache准备好
- •SW时,假设SRAM查找只需要1个周期
 - 如果不命中,暂停流水线,直到Cache准备好流水线必须等待吗?
 - 如果命中, ???

39

流水线中的Cache

Frum


Register

38

写缓冲 (Store Buffer)

- 对于SW,在提交写入Data Store之前,需要先检查 Tag Store以确定命中
 - Data Store写入发生在下一个周期
 - · 如果SW后面紧跟着LW → 可能由结构冒险导致停顿
- 能不能更好?
 - 检查Tag Store是否命中后,缓冲SW的数据,直到下一个空闲的Data Store周期
 - 必须确保在此之前Cache行不被替换
- 内存转发

• 后续的LW必须检查写缓冲中未执行完的SW的地址,检测 RAW相关



39

CPU是否必须等待miss?

- 严格的按序执行流水线在LW缺失时必须停顿
- SW缺失是"无阻塞"的
 - · 其他指令可以继续执行,包括LW和SW
 - 未完成的前序SW缺失可能会延迟后续的LW
 - →通过停顿或转发来解决RAW冒险
 - 可以跟踪多个缺失的SW (相同和不同的地址)
- •现代的乱序执行处理器允许在LW和SW缺失都是无阻 塞的
 - 在检测和解决所有的内存数据依赖(RAW/WAW/WAR)时增加了极大的复杂性
 - 在高频率"超标量"处理器中必不可少,否则将会在缺 失发生时付出高昂的代价

41


41

指令和数据,统一还是分离?

- 回顾历史
 - "哈佛"结构来源于霍华德艾肯在哈佛建造的Mark I, 有独立的指令和数据存储器
 - "普林斯顿"结构来源于冯·诺依曼的指令和数据统一存储
- 今天用来描述统一或分离的 "Cache"
- 高性能处理器对指令和数据使用分离和不对称L1缓存
 - 指令和数据内存空间不相交
 - 取指令通常占用空间较小,空间局部性较高,是只读的
 - 分离的L1 Cache提供双倍带宽、无交叉污染和独立设计定制
- •L2和L3是统一的(为什么?)

43

程序可见的状态 (体系结构状态)




42

指令 vs. 数据 Cache

- 统一的cache:
 - + 动态共享cache空间: 不会出现静态分区中可能出现的过度 供应问题(将指令和数据cache分开)
 - -- 指令和数据可能互相竞争(对任何一方都没有空间的保证)
 - -- 指令和数据的访问发生在流水线的不同位置,统一的 cache应该放在什么位置才能保证快速的访问?
- •第一层cache(FLC)几乎总是分开的
 - 主要是因为上面的最后一个原因
- 第二层和更高层的cache几乎总是统一的

44

43



47

流水线设计中的多层cache

- 第一层cache (指令和数据)
 - 决策受时钟周期影响很大
 - 容量小, 较低的相联度
 - 标签存储和数据存储并行访问
- 第二层cache
 - 决策需要平衡命中率和访问延迟
 - 通常比较大而且有较高的相联度;延迟并不是最重要的因素
 - 标签存储和数据存储串行访问
- 层次间的串行vs. 并行访问
 - 串行: 只在第一层cache缺失时访问第二层cache
 - 第二层与第一层看到的访问行为不一样
 - 第一层更像一个过滤器

47

多层Cache设计

- 高层
 - · C小: 受SRAM访问时间上限的约束
 - B小: 受C/B影响和细粒度空间局部性收益上限的约束
 - a: 需要考虑C/B的影响
- 底层
 - · C大: 芯片面积上限的约束(或愿意支付多少片外开销)
 - B大: 减少标签存储开销并利用粗粒度空间局部性
 - a: 复杂性上限的约束(片外实现)

46

46

处理"写"(Store)

- 什么时候把cache中修改过的数据写到下一级?
 - 写直达: 当写的动作发生时
 - 写回: 当cache块被换出时
- 写回
 - + 可以在换出之前把对同一个块的多个写合并
 - 节省不同级cache之间的带宽,并且节省能耗
- --需要在标签存储中使用1位标记某块"被修改"
- 写直达

48

- + 更简单
- + 所有层都是最新的
 - 一致性: 更简单的cache一致性, 因为无需检查低层次的cache
- -- 更高的带宽需求; 无法进行写合并

处理"写"(Store)

- 当发生写缺失时是否分配cache块?
 - Yes
 - No
- 写缺失时分配
 - +可以合并写而不是每次单独写下一层cache
 - + 更简单,因为写缺失可以和读缺失同样对待
 - -- 需要移动整个cache块
- 无分配
 - + 如果写的局部性比较低能够节约cache空间 (隐含有更好的cache命中率)

49

49

写回Cache

- •对Cache的写可以在L₁中缓存,直到该块被替换到L₁₊₁
 - 写缺失时,整个数据块会被引入,被写的部分可以更新
 - LW和SW在替换之前会命中
 - 替换时,必须将Cache的副本写入内存替换可能的过时副本 降低了较低层次所需的带宽
- 脏位
 - 每个数据块保留一个状态位,以记录一个数据块自引入L,后 是否有过修改
 - 如果不脏,更换时无需写回
- •如果I/O设备想读取在Cache中有副本的内存位置,该 怎么办?

51

写直达Cache

- 在L_i中写命中时,是否应该更新L_{i+1}(无论是Cache还是DRAM)?
- 写直达
 - 简单的策略,直接访问内存的I/O设备总是看到与Cache一致的值
 - 对于当今的高性能微处理器来说,这不是一个可行的选择
 3.0GHz,IPC=2,10%的SW,~8byte/SW→~5GB/秒
 L1写直达L2仍然有用

• 采用写直达策略时, 在写不命中时是否应该在L中分

配Cache块(也称为写分配)? 你相信LW和SW会对同一个地址有局部性吗?

50


50

标签存储表项中有什么?

- 有效位
- 标签
- 替换策略位
- 脏位?
 - 写回vs.写直达cache

写回Cache和DMA

- 写回策略时的内存不总是最新的
- DMA应该可以看到当前值(也就是Cache一致性)
- 选项1: 软件在对DMA编程之前清洗整个Cache
- •选项2: Cache监控总线对Cache的外部请求(DMA和其他Cache/进程),并"以某种方式纠正它"



53

你机器里的Cache是什么样的?

- 如何确定计算机中的Cache配置
 - 容量(C)、关联度(a)和块大小(B)
 - 层数
- 软件的功能行为应该检测不到Cache是否存在
- 但是你可以通过测量执行时间来推断Cache未命中的数量

55

包含原则

- •传统上, Li 的内容总是Litt的子集
 - 如果一个内存位置必须在Li中,则应该也必须在Lit中
 - 外部的代理(I/O、其他CPU)只需检查底层,就可以知道 内存位置是否已Cache,不需要消耗L1带宽
- 当L,,,具有较低的关联度时,保持不重要
- 例如, 一个Li 的缺失可能触发多个Li 的替换
 - 假设L_i的a<1, L_{i+1}的a=1
 - 假设x、y、z具有相同的L_i索引
 - 假设y、z具有相同的L_{i+1}索引,但不同于x的索引
 - 假设最初x和y都Cache在Li中(因此也在Li+1)
 - 根据LRU,假设对z的缺失将使x从L_i中被踢出由于冲突,z必须将y从L_{i+1}中踢出 y也必须被踢出L_i以保持包含关系

54

54

容量测试

- 假设C是2的幂
- 增加R值(R是2的幂)
 - 分配大小为R的缓冲区
 - 依次读取R中的每个存储位置,并重复
- •对于R<=C,我们预期命中Cache
- 对于R>C,我们预期会有Cache缺失,并且出现显著的访存时间增加
- 通过继续增大R,当缓冲区大小超出下一个Cache层次时,可以感觉到访存时间的再次显著增加注意: 这个测试独立于B和a

56

块大小测试(已知C的情况下)

- 分配一个大小为R(C的整数倍)的缓冲区
- •增加S,只读取缓冲区中第S个内存位置,然后重复
- 因为R>C,我们预计大约每次第一次访问R块时都会miss
- 我们预计平均访存时间会随着S的增大逐渐变得糟糕, 直到S>=B

如何检测较低层次Cache的块大小?

57

还可以测什么?

- 写直达还是写回
- 写分配
- 统一设计还是分离设计
- 指令Cache的C,B,a
- T_i
- 相联Cache的替换策略
-
- •基于我们对Cache的简单理解,实验可能无法准确预测具有虚拟内存、复杂层次结构和预取器的现代CPU的行为,但它们仍然可以告诉你很多。试试看!

59

相联度测试(已知C的情况下)

- 增加R值(R是C的整数倍)
 - 分配大小为R的缓冲区
 - 依次读取第C个内存位置, 并重复
- 所有R/C的引用地址映射到同一个组
- 当a>=R/C时,我们预期访存命中,因为所有引用的 地址都在一组中
- 当a<R/C时,我们预期至少会有一些miss,因为不是 所有引用的地址都能同时匹配
 - 如果使用LRU,我们预期会出现100%的Cache miss

如何检测较低层次Cache的相联度?

58

58

```
int[] arr = new int[64 * 1024 * 1024];

// Loop 1

for (int i = 0; i < arr.Length; i++) arr[i] *= 3;

// Loop 2

for (int i = 0; i < arr.Length; i += 16) arr[i] *= 3;

for (int i = 0; i < arr.Length; i += K) arr[i] *= 3;
```

```
int steps = 64 * 1024 * 1024;

int lengthMod = arr.Length - 1;

for (int i = 0; i < steps; i++)

{

arr[(i * 16) & lengthMod]++;

}
```

Cache的参数vs. 缺失率

- Cache大小
- 块大小
- 相联度
- 替换策略
- •插入/放置策略

63

Cache的性能

62

Cache 大小

- Cache大小: 总的数据(不包含标签等)容量
 - 越大越能够更好地利用时间局部性
 - 越大并不总是越好
- 太大的cache对命中和缺失延迟都会有不利影响
 - 越小越快=>越大越慢
 - 访问时间可以缩短关键路径
- 太小的cache
 - 不能很好地利用时间局部性
 - 有用的数据也会经常替换
- •工作集: 执行应用时会引用的 所有数据的集合
 - 在一个时间段之内

命中率 "工作集"大小 Cache大小

63

块大小


- 块大小是一个与地址标签关联的数据
 - 不一定是层次结构中层次之间移动的数据单元
 - 子块: 块被细分为多个片段 (每个片段都带有效位)
 - 可以提升"写"性能
- 太小的块
 - 不能很好地利用空间局部性
 - 标签的开销更大
- 太大的块
 - 块的数量太少
 - 很可能导致无用的数据移动
 - 消耗额外的带宽/电能

命中率 块大小

65

相联度

- 多少块可以映射到同一个索引(或者set)?
- 更大的相联度
 - 更小的缺失率, 程序之间的差异性较小
 - 边际收益递减, 更高的命中延迟
- 更小的相联度
 - 更小的开销
 - 更低的命中延迟
 - 对 L1 cache尤其重要



大的块: 关键字与子块

- 大的cache块需要更长的时间去填入cache
 - 填写cache line时"关键字"优先
 - 完全填入之前可以重启cache的访问
- 大cache块会浪费总线带宽
 - 块细分为子块
 - 每个子块有独立的有效位
 - 什么时候有用?

vld subblock vld subblock • • • vld subblock

66

如何减少各种缺失

- 强制缺失
 - 高速缓存机制本身起不到效果
 - 预取
- 冲突缺失
 - 更高的相联度
 - 用不通过cache相联的其他方法获得更高的相联度
 - 牺牲者cache
 - 哈希
 - 软件?
- 容量缺失
 - 更好地利用cache空间: 保持将会被引用的块
 - 软件管理: 将工作集切分为多个"段" 以适配cache的容量


改善 Cache "性能"

- 回忆
 - 平均存储访问时间 (AMAT)
 - =(命中率*命中延迟)+(缺失率*缺失延迟)
- 降低缺失率
 - 提示:当有较多的有重取开销的块被替换掉时,降低缺失率可能降低性能
- 降低缺失延迟/开销
- 降低命中延迟

69

69

牺牲者Cache: 降低冲突缺失



- Jouppi, "Improving Direct-Mapped Cache Performance by the Addition of a Small Fully-Associative Cache and Prefetch Buffers," ISCA 1990.
- 思路: 用一个小的全相联缓冲 (牺牲者 cache)存储被换出的块
 - +可以避免cache块交替映射到相同的set(两个cache块连续 在相邻的时间被互相冲突的访问)
 - -- 如果是串行访问L2 cache,会增加缺失延迟

71

改善Cache性能

- 降低缺失率
 - 更高的相联度
 - 相联的替代/增强
 - 牺牲者cache, 哈希, 伪相联, 偏斜相联
 - 更好的替换/插入策略
 - 软件的方法
- 降低缺失延迟/开销
 - 多层cache
 - 关键字优先
 - 子块/分区
 - 更好的替换/插入策略
 - 非阻塞cache (多个cache缺失并发)
 - 每周期多次访存
 - 软件的方法

70


70


哈希和伪相联

- 哈希: 更好的"随机化"索引函数
 - +能够减少冲突缺失
 - 更均匀地分布内存块到set
 - -- 实现更复杂: 可能加长关键路径
- 伪相联("穷人相联" cache)
 - 串行查找: 缺失时, 采用不同的索引函数再次访问cache
 - 对K个cache块直接映射

72

71





偏斜相联Cache (I) ·基本的2路相联 cache 结构 路 1 路 0 每路采用同样的索引函数 =? =? Tag Index Byte

74

76

偏斜相联Caches (III)

- 思路: cache的每1路采用不同的索引函数以减少冲突 缺失
- 收益: 索引被随机化了
 - 两个块拥有相同索引的可能很小
 - 减小冲突缺失
 - 也许能够减少相联度
- 开销: 引入哈希函数的额外延迟
- Seznec, "A Case for Two-Way Skewed-Associative Caches," ISCA 1993.

通过软件改善命中率(I)

- 重新组织数据的布局
- 例如: 采用列优先
 - 在内存中, x[i+1,i] 紧跟在 x[i,i] 后面
 - x[i,i+1] 则离 x[i,i] 很远

糟糕的代码

for i = 1, rows for j = 1, columns sum = sum + x[i,j]

较好的代码

for j = 1, columns for i = 1, rows sum = sum + x[i,j]

- 这叫做循环交换
- 其他的优化也可以提升命中率
 - 循环融合,数组合并,...
- 多数组? 编译时数组大小未知?

77

如何改进?

struct Node {

```
struct Node* node;

int key;

struct Node-data* node-data;

}

struct Node-data {

char [256] name;

char [256] school;

}

while (node) {

if (node→key == input-key) {

// access node→node-data

}

node = node→next;

}
```

- 思路: 将数据结构中经常 使用的域分离出来," 装进"一个独立的数据 结构中
- 这件事应该谁来做?
 - 程序员
 - 编译器
 - 静态 vs. 动态
 - 硬件?
 - 谁能决定什么是经常使用的?

79

数据结构的布局

```
struct Node {
    struct Node* node;
    int key;
    char [256] name;
    char [256] school;
}

while (node) {
    if (node→key == input-key) {
        // access other fields of node
    }
    node = node→next;
}
```

- •基于指针的遍历(比如, 链表)
- •假设一个巨大的链表 (1百万个节点,对应的 键值)
- 为什么左边的代码命中率超低?
 - "Other fields" 占据了绝大多数的cache line,即使它们极少被访问!

78

78

通过软件改善命中率(II)

分块

- 把对数组的循环操作切分成块,每个块可以在cache中保有 自己的数据
- 避免不同块之间的冲突
- 本质上: 切分工作集使得每一个子集适合cache的访问
- 仍然存在冲突的可能性
 - 1. 不同数组之间可能有冲突
 - 2. 编译/编码时不一定能够确定数组的大小

改善Cache性能

- 降低缺失率
 - 更高的相联度
 - 相联的替代/增强
 - 牺牲者caches, 哈希, 伪相联, 偏斜相联
 - 更好的替换/插入策略
 - 软件的方法
- 降低缺失延迟/开销
 - 多层cache
 - 关键字优先
 - 子块/分区
 - 更好的替换/插入策略
 - 非阻塞cache (多个cache缺失并发)
 - 每周期多次访存
 - 软件的方法

81

传统的 Cache 替换策略

- 传统的 Cache 替换策略主要目标是减少缺失的数量
- 隐含的假设: 减少缺失数会减少与存储相关的停顿时间
- 不同开销的缺失以及MLP使这个假设<mark>不再成立</mark>!
- 消除孤立的缺失比消除并行的缺失对性能帮助更大
- 消除更高延迟的缺失比消除较低延迟的缺失对性能帮助更大

83

存储级并行(MLP)



- 存储级并行(MLP) 意味着并行地生成和维护多个访存行为[Glew' 98]
- 很多技术可以用来提升MLP(比如, 和序执行)
- MLP有各种不同的情况,有些缺失是孤立的有些是 并行的

这些会如何影响cache的替换?

02


82


MLP感知的 Cache 替换


- 该如何在制定替换策略时把MLP考虑进去?
- Qureshi et al., "A Case for MLP-Aware Cache Replacement," ISCA 2006.


84












基本概念(Ⅱ)


- 交叉存取 (堆叠)
 - 问题: 单片的存储阵列访问时间很长, 并且无法并行执行 多个访存
 - 目标: 减小对存储阵列访问的延迟, 并且能够并行执行多 个访存
 - 思路: 将存储阵列划分为多个可以(在同一个周期或连续的 周期)独立访问的Bank
 - · 每个 Bank 都比整个存储空间小
 - · 可以重叠地访问不同的 Bank
 - 需要解决的难题: 如何将数据映射到不同的 Bank? (如何在 不同的Bank之间交叉存取数据?)


基本概念(I)

- 物理地址空间
 - 主存的最大尺寸: 可被唯一标识的位置总数
- 物理寻址能力
 - 主存中数据可被寻址的最小尺寸
 - 字节寻址, 字寻址, 64-bit-寻址
 - 可寻址能力依赖的是实现的抽象层次
- 对齐
 - 硬件能否对软件透明的支持非对齐的访问?
- 交叉存取

90








几个问题/概念


- CRAY-1 有 16 个Bank
 - 11 个时钟周期的 Bank 延迟
 - 主存中连续的字放在连续的 Bank 中 (字交叉存取)
 - 每个时钟周期可以开始(和结束)一次访存
- Bank 可以被完全并行的操作吗?
 - 每个周期开始多次访存?
- 这样做的开销是什么?
- 现代超标量处理器的L1数据cache有多个完全独立的Bank


94

94



95





DRAM 子系统的组织

• 通道

• DIMM(双列直插式存储模块)

• Rank

• 芯片

• Bank

• 行/列



98

98


页模式DRAM


- DRAM Bank 是由位元组成的二维阵列: 行 x 列
- "DRAM 行" 也被称作 "DRAM 页"
- "感应放大器" 也被称作"行缓冲"
- •每个地址是一个<行,列>对
- 访问一个"关闭的行",需要执行
 - 激活命令打开行(放入行缓冲)
 - 读/写命令读/写行缓冲中的列
 - 预充电命令关闭行,同时为下一次访问Bank做准备
- •访问一个"打开的行"

• 不需要执行激活命令

00

99





DRAM 芯片

- 由多个Bank组成 (SDRAM中通常有2-16个)
- · Bank之间共享命令/地址/数据总线
- 芯片本身有一个窄接口 (每次读4-16 位)


102


102


DRAM Rank 和模块


- Rank: 多个芯片一起操作构成宽接口
- 组成Rank的所有芯片同时被控制执行操作
 - 响应一个命令
 - 共享地址和命令总线,但提供不同的数据
- DRAM 模块由1个或多个Rank构成
 - 比如, DIMM (双列直插存储模块)
- •如果内存条的芯片有8位接口,一次访存要读取8个字节, DIMM需要8个芯片

104















通用(广义的)内存结构


Rank
Rank
Bank
Rank
Bank
Rank
Bank
Rank
Bank
Rank
Bank
Channel
Channel
Channel






































例子: 移动一个 cache block 物理存储空间 Rank 0 0xFFFF...F 0x40 数据 <0:63>

126

128

延迟组件:基本的DRAM操作

- CPU → 控制器的传输时间
- 控制器延迟
 - 控制器中排队和调度的延迟
 - 访存被转换为基本命令
- 控制器 → DRAM的传输时间
- DRAM Bank 延迟
 - 如果行已经打开,则简单的列选通,或者
 - 如果阵列已经预充电则行选通+列选通,或者
 - 预充电+行选通+列选通(最坏的情况)
- DRAM → CPU 的传输时间 (通过控制器)

多Bank(交叉存取) 和多通道

- 多个Bank
 - 能够被并发访问
 - 地址中的某些位决定了哪一个Bank才是这个地址驻留的位置
- 多个独立的通道服务于同一个目的
 - 这样会更好,因为这些通道有独立的数据总线
 - 增加总线带宽
- 要获得更多的并发性需要减少
 - Bank的冲突
 - 通道的冲突
- 如何在地址中选择/随机分配 Bank/通道的编号?
 - 低位具有更高的熵值
 - 随机哈希函数(不同地址位异或)

129

129

多通道

- 优点
 - 增加带宽
 - 并发访问(如果通道独立的话)
- 缺点
 - 比单通道的成本高
 - 板上的线更多
 - 更多的管脚 (如果是片上内存控制器)

131