## 高等计算机体系结构 第六讲:流水线和控制相关(II)

#### 栾钟治

北京航空航天大学计算机学院中德联合软件研究所

1

# 处理控制相关

3

# 阅读材料

- Patterson & Hennessy's Computer Organization and Design: The Hardware/Software Interface (计算机组成与设计:软硬件接口)
  - 第四章 (4.9-4.11)
- 选读
  - Smith and Sohi, "The Microarchitecture of Superscalar Processors," Proceedings of the IEEE, 1995
    - 更高级的流水线
    - 中断和异常处理
    - 乱序和超标量执行的概念
- 推荐阅读

2

 McFarling, "Combining Branch Predictors," DEC WRL Technical Report, 1993.

分支的类型


类型	取指阶段能判断的 分支方向	下一个可能地址的 数量?	何时能够解析出下一个取指的地址?	
条件分支	不知道	2	执行 (寄存器相关)	
无条件分支	总是发生转跳	1	译码 (PC + offset)	
调用	总是发生转跳	1	译码 (PC + offset)	
返回	总是发生转跳	多	执行 (寄存器相关)	
间接分支	总是发生转跳	多	执行 (寄存器相关)	

不同类型的分支处理方式不同

#### 如何处理控制相关


- 关键在于使流水线保持充满正确的动态指令序列
- 当指令是控制指令时可能的解决方案有:
  - 停顿流水线直到得到下一条指令的取指地址
  - 猜测下一条指令的取指地址(分支预测)
  - 采用延迟分支(分支延迟槽/时隙)
  - 其它(细粒度多线程)
  - 消除控制指令(推断执行)
  - 从所有可能的方向取指(如果知道的话)(多路径执行)


5




分支预测:猜测下一条获取的指令 0x0001 LD R1, MEM[R0] 0x0002 ADD R2, R2, #1 0x0003 BRzero 0x0001 0x0004 ADD R3, R2, #1 12 cycles 0x0005 MUL R1, R2, R3 0x0006 LD R2, MEM[R2] 分支预测 LD R0, MEM[R2] 8 cycles


6






.








## 分支预测(增强版)

- 思路: 预测下一个取指地址(下一个周期会用到)
- 需要在取指阶段预测三件事:
  - 取到的指令是不是一个分支指令
  - (条件) 分支的方向
  - 分支的目标地址(如果分支发生)
- 观察: 不同动态实例的条件分支目标地址可能是相同的
  - 思路:存储以前实例的目标地址,由PC访问它
  - 被称作分支目标缓冲 (BTB) 或者分支目标地址 Cache

13



有BTB的取指和方向预测 方向预测器 (2-bit 计数器) 发生分支? 下一条取 PC + 指令尺寸 指地址 程序计数器 命中? 当前分支指令的地址 11/1/ 目标地址 目标地址 Cache (BTB: 分支目标缓冲) 总是发生的 CPI = [1 + (0.2\*0.3) \* 2] = 1.12 (70% 的分支会发生) 14

14

16

#### 简单的分支方向预测方案

- •编译时(静态)
  - 总是不发生
  - 总是发生
  - BTFN (反向发生, 正向不发生)
  - 基于分析(可能的方向)
- •运行时(动态)
  - Last time 预测 (1-bit)

#### 更复杂的方向预测

- 编译时 (静态)
  - 总是不发生
  - 总是发生
  - BTFN (反向发生, 正向不发生)
  - 基于剖析(可能的方向)
  - 基于程序分析(可能的方向)
- •运行时(动态)
  - Last time 预测 (1-bit)
  - 基于2-bit计数器的预测
  - 两层预测(全局vs. 局部)
  - 混合

17

## 静态分支预测(II)

- •基于剖析 (profiling)
  - 思路:编译器通过运行分析代码为每个分支决定可能的方向,分支指令格式编码增加一个提示位表示分支方向
- + 逐个分支预测(比前面讲到的方式更准确)→ 如果 分析代码有代表性就有准确率!
- 一 需要在分支指令格式中加提示位
- 一 准确性依赖于分支的动态行为:

一 准确与否依赖于分析代码的输入数据集的典型性

19

#### 静态分支预测(1)

- 总是不发生
  - 实现简单: 不需要BTB, 不需要方向预测
  - 准确率低: ~30-40%
  - 编译器可以重新布局代码,这样能够使可能的路径就是" 不发生分支"的路径
- 总是发生
  - 无方向预测
  - 更好的准确率: ~60-70%
    - 反向分支 ( loop分支) 通常会发生
    - 反向分支: 目标地址比分支指令PC值小
- 反向发生, 正向不发生 (BTFN)
  - 预测反向(loop)分支总是发生,其他的不发生

18

18

## 静态分支预测(Ⅲ)

- 基于程序(或者基于程序分析)
  - 思路: 使用基于程序分析的启发式方法来确定静态预测的分支方向
  - 操作码启发式: 预测 BLEZ 不发生分支(很多程序中用负整数代表错误值)
  - 循环启发式: 预测一个分支控制的循环操作会执行分支 (执行循环)
  - 指针的比较和浮点数的比较: 预测不相等
- + 不需要剖析
- -- 启发式方法可能不具有代表性或者不够好
- -- 需要编译器分析和ISA支持
- Ball and Larus, "Branch prediction for free," PLDI 1993.
  - 20% 的预测错误率

20

# 静态分支预测(Ⅲ)

- 基干程序员
  - 思路:程序员提供静态预测的方向
  - 通过编程语言中的Pragma使分支成为可能发生或可能不发生的分支
- + 不需要剖析或程序分析
- + 相比那些分析技术来说,程序员可能对程序或分支更了解
- -- 需要编程语言、编译器和ISA支持
- -- 增加程序员的负担?

21

# 静态分支预测

- 所有前面讲到的技术都可以组合
  - 基于剖析 (profile)
  - 基于程序 (program)
  - 基于程序员 (programmer)
- 如何组合?
- 这三种技术有什么共同的缺陷?
  - 不能适应分支行为的动态变化
    - 可以利用动态编译器来解决这个问题,但是不是细粒度的(同时动态编译器也有它自己的开销…)

23

#### Pragma

- 思路: 使程序员可以向更低层次的转换转达一些提示的关键词
- if (likely(x)) { ... }
- if (unlikely(error)) { ... }
- 很多提示和优化可以通过pragma实现
  - 例如, 一个循环是否可以并行化
  - #pragma omp parallel
  - ・描述
    - 一个OpenMP并行指令,显式地指示编译器对选定的代码段进行并行化

22

22

## 动态分支预测

- 思路: 基于动态信息预测分支(运行时采集信息)
- 好处
  - + 基于分支执行的历史预测
    - + 可以适应分支行为的动态变化
  - + 无需剖析: 输入集的典型性问题不复存在
- 坏处
  - -- 更加复杂 (需要额外的硬件)

24


#### Last Time 预测器

- •Last time 预测器
  - •每个分支1bit (存在BTB中)
  - 显示上一次分支执行时的方向 TTTTTTTTTNNNNNNNNN → 90% 准确率
- 对于循环分支总是预测错第一次和最后一次迭代
  - 对于N次迭代循环的准确率 = (N-2)/N
- + 有大量迭代的循环分支
- 一 只有少量迭代的循环分支

TNTNTNTNTNTNTNTNTNT → 0% 准确率

Last-time 预测器 CPI = [1 + (0.20\*0.15) \* 2] = 1.06 (假设 85% 准确率)

25



实现Last-Time 预测器 tag N-bit 每个 tag 分支 BTB table 发生? - PC+4 nextPC 1-bit BHT (分支历史表)表项在每次 执行完一个分支后更新正确的结果

26


#### 改进的Last Time 预测器

- 问题: last-time 预测器改变预测太快(T→NT或者  $NT \rightarrow T$ 
  - 即使分支可能大部分发生或者大部分不发生
- •解决思路:为预测器增加滞后效果,让预测不要因为 出现1次不同的结果就改变
  - 使用2bits而不是1bit跟踪分支预测的历史
  - T或者NT可以分别有2个状态
- Smith, "A Study of Branch Prediction Strategies," ISCA 1981.

## 基于2-Bit计数器的预测

- •每个分支关联一个2-bit计数器
- •增加的1bit提供一个"滞后"
- 强预测不会因为一次不同结果而改变
- N次迭代循环的准确率= (N-1)/N TNTNTNTNTNTNTNTNTNTN → 50% 准确率 (假设初始时弱发生)
- + 更好的预测准确率 2BC 预测器 CPI = [1 + (0.20\*0.10) \* 2] = 1.04 (90% 准确率)
- -- 更多的硬件开销(但是计数器可以是BTB表项的一部分)

29



2-bit 饱和计数器的状态机 • 计数器使用饱和算术 • 有一个代表最大值和最小值的符号 实际发生 实际不发生 发生 发生 实际发生 10 实际不发生 实际发生 实际不发生 不发生 不发生 实际不发生 实际发生 00

30

32

#### 够好了吗?

- 很多基于2-bit预测的程序有~85-90% 的准确率(也 叫做双模态预测)
- 这样足够好了吗?
- 分支的问题有多大?

#### 重新思考分支问题

- 控制流指令(分支) 很常见
  - 占所有指令的15-25%
- 问题: 控制流指令之后的下一个取指地址在流水线处理器中会在N个周期后仍难以确定
  - N个周期: (最小) 分支解决延迟
  - 分支时停顿浪费指令处理带宽(降低IPC)
    - N x TW 个指令槽被浪费 (TW: 发射宽度)
- 如何在分支之后保持流水线充满?
- •问题:需要在分支指令被取出时决定**下一个取指地址** (避免流水线气泡)

33

33

#### 能不能做的更好?

- Last-time和2BC预测器利用"last-time"可预测性
- 认识1: 一个分支的结果可能和其它分支的结果相关 • 全局分支相关
- 认识2: 一个分支的结果可能和同一个分支过去的结果相关(不仅仅是上一次分支执行的结果)

• 本地分支相关

\$5

#### 分支问题的重要性

- 假设一个5发射宽度的超标量流水线有20个周期的分支解决时延
- 取500条指令要花费多长时间?
  - 假设连续取指,并且5条指令中有1条是分支
  - 100% 准确率
    - 100 个周期 (获取的所有指令都在正确的路径)
    - 没有做无用功
  - 99% 准确率
    - 100 (正确路径) + 20 (错误路径) = 120 个周期
    - 20% 额外的取指
  - 98% 准确率
    - 100 (正确路径) + 20 \* 2 (错误路径) = 140 个周期
    - 40% 额外的取指
  - 95% 准确率
    - 100 (正确路径) + 20 \* 5 (错误路径) = 200个周期
    - 100%额外的取指

34

34

## 全局分支相关(1)

• 最近一个执行分支的结果与下一个分支结果相关

if (cond1)

if (cond1 AND cond2)

• 如果第一个分支不发生, 第二个也不会发生

branch Y: if (cond1) a = 2;

branch X: if (a == 0)

• 如果第一个发生了,第二个肯定不会发生

6

35

# 全局分支相关(Ⅱ)

branch Y: if (cond1)

branch Z: if (cond2)

branch X: if (cond1 AND cond2)

- •如果 Y 和 Z 都发生, X 也发生
- 如果 Y 或 Z 不发生, X 也不发生

37

## 捕获全局分支相关

- 思路:将分支结果与所有分支的"全局T/NT历史"关联
- •根据上一次相同全局分支历史的分支结果作出预测
- 实现:
  - 用一个寄存器跟踪所有分支的"全局T/NT历史"→全局历史寄存器(GHR)
  - 使用GHR索引到一张表,表中记录了最近的过去与GHR中值相 应的分支的结果 → 模式历史表(2-bit计数器表)
- •全局历史/分支预测器
- 使用两个层次的历史(GHR+GHR的历史)

30

# 全局分支相关(III)

• Egntott, SPEC 1992


```
if (aa==2) ;; B1
aa=0;
if (bb==2) ;; B2
bb=0;
if (aa!=bb) { ;; B3
....
}
```


如果 **B1** 不发生 (aa=0@**B3**) 并且 **B2** 不发生 (bb=0@**B3**),则 **B3** 肯定不发生


38


38

#### 两层全局分支预测 • 第一层: 全局分支历史寄存器 (N bits) · 前N次分支的方向 • 第二层:每个历史表项的饱和计数器表 • 上一次相同的历史情况下的分支方向 模式历史表(PHT) 00 .... 00 11....10 00 .... 01 前一个 00 .... 10 GHR 索引 (全局历史寄 存器) 11 .... 11 Yeh and Patt, "Two-Level Adaptive Training Branch Prediction," MICRO 1991.









#### 还能更好吗?

- Last-time和2BC预测器利用"last-time"可预测性
- 认识1: 一个分支的结果可能和其它分支的结果相关 • 全局分支相关
- 认识2: 一个分支的结果可能和同一个分支过去的结果相关(不仅仅是跟"last-time"分支执行的结果) • 本地分支相关

45

#### 捕获本地分支的关联性

- 思路:每个分支都有一个历史寄存器
  - 将分支预测结果与该分支在"历史上发生/不发生"关联
- 根据上一次相同本地分支历史的分支结果作出预测
- 称为本地历史/分支预测器
- 使用两个层次的历史(每个分支历史寄存器 + 取那一个历史寄存器值的历史)

47

## 本地分支关联

for (i=1; i<=4; i++) { }

If the loop test is done at the end of the body, the corresponding branch will execute the pattern  $(1110)^n$ , where 1 and 0 represent taken and not taken respectively, and  $\alpha$  is the number of times the loop is executed. Clearly, if we knew the direction this branch had gone on the previous three executions, then we could always be able to predict the next branch direction.


• McFarling, "Combining Branch Predictors," DEC WRL TR 1993.

46


46

## 两层本地历史预测器

- 第一层: 一组本地历史寄存器 (每个N bits)
  - 选择基于分支指令地址的历史寄存器
- 第二层:每一个历史条目的饱和计数器表
  - 上一次相同的历史情况下的分支方向



48




49

# Alpha 21264 锦标赛预测器(混合预测) Program Counter Local History Prediction • 最小的分支惩罚: 7 cycles • 典型的分支惩罚: 11+ cycles • 48K bits 的目标地址保存在 I—cache • 预测器表在上下文切换时重置 • Kessler, "The Alpha 21264 Microprocessor," IEEE Micro 1999.

混合分支预测器

- 思路: 使用不止一种类型的预测器(采用多种算法), 选择"最佳"的预测
  - 比如, 2-bit 计数器和全局预测器的混合
- 好处:
- + 更好的准确率: 不同的预测器更适用不同的分支
- + 减少"热身"时间(先使用"进入状态"快的预测器,直到"慢热"的预测器热身完毕)
- 坏处:
- -- 需要"元预测器"或"选择器"
- -- 更长的访问时延
- McFarling, "Combining Branch Predictors," DEC WRL Tech Report, 1993.

50



51

# 有偏向性的分支

- •观察:很多分支会偏向某一个方向(比如,99%发生)
- 问题:这些分支破坏了分支预测的结构 → 给分支预测表和历史寄存器造成"干扰",使得对其它类型的分支预测变得困难
- •解决方案:检测这样的有偏向性的分支,用更简单的预测器预测它们
- Chang et al., "Branch classification: a new mechanism for improving branch predictor performance," MICRO 1994.

53

Call X

Return

Call X

Return

Call X

Return

53

## 调用和返回预测

• 直接调用容易预测

• 总是发生,单个目的地址

· 调用在BTB中标记,由BTB预测目的地址

• 返回是间接分支

- 函数可以由代码中的多个点调用
- 返回指令可能有多个目的地址
  - 相同函数的每一个调用点的下一条指令
- 观察: 通常每个返回对应一个调用
- 思路: 使用栈来预测返回地址 (返回地址栈)
  - 取到调用指令: 返回地址(下一条指令)压入堆栈
  - 取到返回指令: 弹出堆栈, 使用该地址作为预测的目的地址
  - 大部分时间准确: 8-entry栈→>95% 准确率

回顾: 分支类型

类型	取指阶段能判断的 分支方向	下一个可能地址的 数量?	何时能够解析出下 一个取指的地址?
条件分支	不知道	2	执行 (寄存器相关)
无条件分支	总是发生转跳	1	译码 (PC + offset)
调用	总是发生转跳	1	译码 (PC + offset)
返回	总是发生转跳	多	执行 (寄存器相关)
间接分支	总是发生转跳	多	执行 (寄存器相关)


不同类型的分支处理方式不同

54

54

# 间接分支预测(I)

• 寄存器间接分支有多个目标地址



 $\begin{array}{c|c} A & R1 = \text{MEM[R2]} \\ \hline \alpha & \beta & \delta & \rho \end{array}$ 

间接转跳

条件(直接)分支

• 用来实现

- Switch-case 语句
- 虚函数调用
- 转移表 (函数指针)
- 接口调用

56

55


# 间接分支预测(II)

- 不需要预测方向
- 思路 1: 预测上一次解析的目标就是下一次要取的地址
  - + 简单: 使用BTB 存储目标地址
  - -- 不准: 50% 准确率 (经验数据). 很多间接分支会在不同的目标之间切换
- 思路 2: 基于历史的目标预测
  - 比如,用GHR XOR间接分支PC来索引BTB
  - Chang et al., "Target Prediction for Indirect Jumps," ISCA 1997.
  - + 更准确
  - -- 一个间接分支会映射到(可能很)多个BTB表项
  - -- 会与其他分支发生Conflict miss (直接或间接)
  - -- 在分支只有极少的目标地址的情况下,空间利用率低

57

# 分支预测中的问题(II)

- 时延: 时延对预测很关键
  - 需要为下一个周期产生取指地址
  - 更大更复杂的预测器更准确但是更慢



分支预测中的问题(I)

- 需要在取指结束之前识别出分支
- 如何做到?
  - BTB 命中 → 说明取的指令是一个分支
  - BTB 表项包含一个分支的"类型"
- · 如果没有BTB怎么办?
  - 在流水线中加气泡直到目标地址计算出来
  - 比如. IBM POWER4

8

58

#### 超标量处理器

- "超标量" 处理器
  - 尝试每个时钟周期执行超过1条指令
  - 每个周期必须取多条指令
- 考虑 2-way超标量取指的场景

(case 1) 两条指令都是未发生的控制流指令


• nPC = PC + 8

(case 2) 其中一条指令是发生的控制流指令

- nPC = 预测的目标地址
- \*注意\* 两条指令都可以是控制流; 基于第一条指令预测发生与否
- 如果第一条指令是预测发生的分支
- → 使第二条指令的取指失效

50

59



回顾: 处理控制相关

- 处理流水线中的控制相关
  - 分支延迟
  - 细粒度多线程
  - 分支预测
    - 编译时(静态)
      - 总是不发生, 总是发生, 反向发生正向不发生, 基于分析
    - 运行时(动态)
      - Last time 预测器
      - 滞后: 2BC 预测器
      - 全局分支相关→ 两层全局预测器
      - 本地分支相关→ 两层本地预测器
  - 推断执行

62

• 多路径执行