


Chapter 8


FET元件結構及特性



滄海圖書
Tung Hai Publishing




本內容僅供授課使用，禁止提供網路下載、重製或翻印。




本章內容

- 8.1 理想電晶體特性
- 8.2 n-channel MOSFET 物理結構
- 8.3 n-channel MOSFET 特性
- 8.4 p-channel MOSFET
- 8.5 FET 電路



- 周瑜與諸葛亮，他們之間的智謀計鬥是三國演義精彩之處。最後，剛烈的周瑜不敵溫文的孔明而含恨以終，留下「既生瑜，何生亮」之憾以及「瑜亮情結」的成語。
- 瑜亮情結也發生在電子學。這兩者是雙極性界面電晶體 (Bipolar Junction Transistor，簡稱BJT) 及場效電晶體 (Field Effect Transistor，簡稱FET)。
- FET 的工作原理比BJT 簡單，而且整體特性比BJT 好，因此FET 的應用範圍比BJT 廣泛，是當前最重要的電子元件。




8.1 理想電晶體特性


Q

•假如能自由選擇的話，我們最希望擁有的三端元件的特性是什麼？

- 一個理想的電壓控制電流源 (Voltage Controlled Current Source, VCCS) 會是很好的放大元件，因為它可以輕易做出放大器。
- 如圖 8.1，假如我們將輸入信號 V_s 加至一個理想VCCS 的輸入端，並在輸出端接一顆電阻 R 至電源 V_{CC} ，便可完成信號放大的功能。



◆ 圖 8.1




8.1 理想電晶體特性

- 當 BJT 工作 在主動模式時，其特性為 (忽略 Early effect)：

$$I_C = I_S \cdot e^{\frac{V_{BE}}{V_T}} \quad (8.1)$$

- 所以BJT 是一顆以B-E極電壓 V_{BE} 控制C極電流 I_C 的元件，只是兩者呈指數關係，而不是簡單的線性關係。



8.1 理想電晶體特性


- 若 V_{BE} 的變動 ΔV_{BE} 很小時，則 I_C 對應的變動 ΔI_C 可以表示為：

$$\Delta I_C = g_m \cdot \Delta V_{BE} \quad (8.2)$$

其中 g_m 為傳導係數，表示為：

$$g_m = \frac{I_C}{V_T} \quad (8.3)$$

- 在小信號情況下， ΔI_C 與 ΔV_{BE} 呈線性關係，此時 BJT 的特性近似理想VCCS。



8.1 理想電晶體特性

Q

• 既然 BJT 的特性已經很好了，為何還需要 FET ？

- BJT 最大的缺點，在於它的 B 極電流 I_B 不等於零，造成實用上的不便。
- 以圖 7.9 的 CE 放大器為例，說明如下：
 - 設計 B 極偏壓 V_B 時，由於 I_B 不等於零，選擇電阻 R_1 和 R_2 時必須考慮 I_B 的大小，造成設計上的不便。






圖 7.9




8.1 理想電晶體特性

- 放大器的等效輸入電阻 R_{in} 愈大愈好(理想放大器的 $R_{in} \rightarrow \infty$)。因為 I_B 不為零，造成 CE 放大器的 R_{in} 無法很大，是其先天的缺陷。
- 理想的電晶體最好輸入電流等於零，如此的話，當它作為放大器時不僅偏壓電路設計很簡單，並且有很大的輸入電阻。
- **FET 最大的優點是它的輸入電流等於零**，這個優點使它比 BJT 更接近理想電晶體的特性，所以更簡單好用。




8.2 n-channel MOSFET物理結構

- FET 有許多不同的類型，此處我們介紹最常見的 **MOSFET (Metal-Oxide Semiconductor Field Effect Transistor)**，它有n-channel MOSFET 及 p-channel MOSFET 兩種型式。
- MOSFET 有簡單的物理結構及良好的元件特性，是目前應用最廣泛的電晶體。




物理結構

- 圖 8.2 是 n-channel MOSFET 的物理結構。




◆ 圖 8.2

- 它與npn 型 BJT 很相似，同樣由兩塊n 型半導體中間夾一塊 p 型半導體組合而成，但兩者有所不同，說明如下：
 - FET 的兩塊 n 型半導體的摻雜濃度 (doping concentration) 相同，即FET 是對稱的結構，而 BJT的 Emitter 摻雜濃度遠高於 Collector。




物理結構

- FET 中間的p 型半導體先鍍上一層二氧化矽 (SiO_2) 後，再連接外部導線，而BJT 的p 型半導體則直接連接外部導線。由於 SiO_2 為絕緣體無法導電，是造成FET 輸入電流等於零的關鍵。




8.2



物理結構

- MOSFET 與 BJT 在結構上大同小異，而它們真正的不同點在於設計觀念上：

FET 徹底揚棄以pn 界面控制電流的想法，改以電場控制半導體內自由電子(或電洞) 的流動，同樣達到以電壓控制電流的結果。(註：這是場效電晶體名稱的由來)




基本工作原理


- 我們將圖 8.2 的三個端點分別命名為源極 (Source, S 極)、閘極 (Gate, G 極) 和 汲極 (Drain, D 極)。
- 由第五章的半導體理論得知，雖然 p 型半導體內的多數載子 (majority carrier) 是電洞，但仍存在少數的自由電子，而自由電子的濃度 n_p 為：

$$n_p = \frac{n_i^2}{N_A}$$

其中 N_A 是所摻雜三價原子的濃度，而 n_i 是純質半導體的載子濃度。





◆ 8.2



基本工作原理

- 如圖 8.3(a) 所示，當我們在 G 極加上正電壓 (V_G) 時，原來均勻分佈在 p 型半導體內的自由電子受到正電位吸引，會聚集在 SiO_2 絕緣層下方。
- 當 V_G 足夠大時，聚集在 SiO_2 絕緣層下方的自由電子濃度會大於電洞濃度，於是形成一長條位於 p 型半導體內的帶狀 n 型半導體。
- 由於它的形狀類似一條隧道，所以稱為 n 型通道 (n-channel)。
- G 極電壓 V_G 愈大，所形成的通道愈寬。





基本工作原理


- 圖 8.3(a) 中，因 G 極電壓 V_G 吸引而產生的 n 型通道，剛好將原來分離的兩塊 n 型半導體連在一起成為三塊彼此相連的 n 型半導體。這三塊 n 型半導體的本質都是電阻。
- 如圖 8.3(b) 所示，這三塊相連的 n 型半導體，等效上相當於一顆電阻 R ，其阻值為：

$$R = R_S + R_{ch} + R_D \quad (8.4)$$

其中 R_S 、 R_D 分別代表 S 極和 D 極兩塊 n 型半導體的電阻，而 R_{ch} 為 n 型通道的等效電阻。



(b)



基本工作原理


- 由於 S 極和 D 極的摻雜濃度很高，並且它們的截面積遠比由感應產生的 n 型通道大[註：電阻值與摻雜濃度及截面積成反比]，因此

$$R_{ch} \gg R_S, R_D$$

所以

$$R \cong R_{ch} \quad (8.5)$$


- 即三塊 n 型半導體形成的電阻 R ，約等於 n 型通道的等效電阻 R_{ch} 。




基本工作原理

- 圖 8.3(a) 形成n型通道之後，假如我們在D極和S極之間外加一個正電壓 V_{DS} ，可以預期會有電流(I_D)由D極流向S極，其大小為：

$$I_D = \frac{V_{DS}}{R_D + R_{ch} + R_S} \cong \frac{V_{DS}}{R_{ch}} \quad (8.6)$$




- 由於通道是由G極電壓 V_G 感應而生，因此藉著改變通道電阻 R_{ch} 便可以控制 I_D ，所以 FET 是一顆電壓控制電流元件。
- FET 的 G 極為 SiO_2 絕緣層，故 G 極電流 $I_G = 0$ 。因為 $I_G = 0$ ，故流入 D 極的電流必定等於流出 S 極的電流，所以 FET 只需考慮一個電流 I_D 。




基本工作原理

- 圖8.4 是 n-channel MOSFET 的實際結構，它的作法是在 p 型的基體 (substrate) 上，利用摻雜五價原子產生兩個n 型半導體(由於摻雜濃度很高，故以 n^+ 標示)，接著在兩個n 型半導體之間鍍上 SiO_2 絕緣層，最後再連接金屬導線。




◆ 圖 8.4




基本工作原理

- 它之所以稱為 n-channel MOSFET 是因為由感應所產生的是n型通道，而 MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 是其物理結構的縮寫，包括作為連線的金屬 (Metal)，絕緣層的二氧化矽(Oxide) 以及作為主體的半導體 (Semiconductor)，三者組合成為以電場控制電流的電晶體 (Field Effect Transistor)。




◆ 8.4




基本工作原理

- 它的三個端點分別稱為G極 (Gate)、S極 (Source) 和 D 極 (Drain)。
- G 極的作用好似閘門，用來控制通道；S 極為帶電載子(自由電子) 的源頭，即自由電子由S 極流出，經過n型通道後流入D極。
- 因為電流的方向與電子流動的方向相反，故電流由 D極流出，經過 n 型通道後流入 S 極。




8.3 n-channel MOSFET特性

- FET 利用G極電壓 V_G 改變通道電阻 R_{ch} 以控制電流，比起BJT 利用複雜的pn界面控制電流簡單得多。
- FET 除 n-channel MOSFET 和 p-channel MOSFET 外，還有enhancement-type 和 depletion-type MOSFET，此外還有Junction FET (JFET)，種類很多往往令人眼花撩亂難以分辨。
- 為簡單起見，以下我們只學習結構最簡單但用途最廣的增強型(enhancement-type) MOSFET。




電路符號

- n-channel MOSFET 的工作原理是利用G 極電壓 V_G 吸引自由電子聚集到G 極下方，以建立n 型通道。圖8.4 中，為防止n 型半導體和p 型基體(p-substrate)之間的pn 界面處於導通狀態，所以p 型基體必須接電路的最低電位 (例：若採用 12 V/0 V 的電源，則將 p 型基體接 0 V；若採用 12 V/-12 V 的電源，則將p 型基體接 -12 V)。
- 有了這層認識，我們以後就專注在S、D、G 三個端點上，而忽略 p 型基體。



◆ 圖 8.4 (重複)



電路符號

- 圖 8.5 是 n-channel MOSFET 的電路符號，它包含 D 極、G 極和 S 極三個端點。因為 G 極電流 $I_G = 0$ ，故 FET 只有一個電流 I_D ，它由 D 極流向 S 極。
- 圖 8.5 的電路符號以上方表示 D 極，下方表示 S 極，而以箭頭標示 S 極並指示電流 I_D 的方向。





圖 8.5



元件特性

- 圖 8.6 中，我們標示 n-channel MOSFET 最重要的兩個電壓： V_{GS} 及 V_{DS} ，它們共同決定 FET 的工作模式。
- 如圖 8.7，我們將 S 極接地，並且將正電壓 V_{GS} 加至 G 極，而將正電壓 V_{DS} 加至 D 極。
- 接著利用 V_{GS} 控制通道(channel)，再觀察 V_{DS} 與 I_D 的關係，所得結果便是 FET 的元件特性。




圖 8.6





圖 8.7




截止模式 (cutoff mode)

- 當 V_{GS} 很小時，只有極少數的自由電子被吸引聚集在G極下方，因此無法產生n型通道。當 V_{GS} 大於一個臨界電壓(threshold voltage) V_t 時，G極下方才形成n型通道。
- 臨界電壓 V_t 與BJT的切入電壓 V_{cut-in} 概念類似，但FET的 V_t 不是一個定值而與結構有關(例如 SiO_2 絕緣層較厚，則 V_t 較大)，是實用上重要的參數。
- 當 $V_{GS} < V_t$ ，因為無法產生n型通道，故 $I_D = 0$ ，此時我們稱FET處於截止模式(cutoff mode)。



三極模式 (triode mode)

- 當 $V_{GS} > V_t$ ，此時在G極下方形成n型通道，並且通道等效上像一顆電阻 R_{ch} 。若 $V_{DS} > 0$ ，可以預期會有電流由D極流向S極，即 $I_D \neq 0$ 。 I_D 的大小不僅和 V_{DS} 有關，同時也與 V_{GS} 有關，其數學式比較複雜。
- 當n型通道形成時，它等效上像一顆電阻 R_{ch} ，其電阻值與 V_{GS} 有關。我們發現：
決定 R_{ch} 大小的是 $V_{GS} - V_t$ ，而非 V_{GS} 。
- 這是一個合理的結果，因為 V_{GS} 大於臨界電壓的部分，即 $V_{GS} - V_t$ ，才是真正決定 R_{ch} 的因素。




三極模式 (triode mode)

- 我們定義一個參數，稱為有效 V_{GS} (effective V_{GS})，表示為：


$$V_{GS,eff} = V_{GS} - V_t \quad (8.7)$$

- 舉例而言，若 $V_{GS} = 5\text{ V}$ ， $V_t = 2\text{ V}$ ，則 $V_{GS,eff} = 3\text{ V}$ ，而 $V_{GS,eff} = 3\text{ V}$ 才是決定 R_{ch} 的主要因素。




三極模式 (triode mode)


- 圖 8.7 中，當 $V_{GS} > V_t$ ，即 $V_{GS,eff} > 0$ 時，G 極下方形成n 型通道，它等效上像一顆電阻 R_{ch} 。我們可以將圖8.7 視為圖8.8，其中 V_{DS} 是跨在 R_{ch} 兩端的電壓， I_D 是流經 R_{ch} 的電流，並且 R_{ch} 由 $V_{GS,eff}$ 所控制。我們可以將 I_D 與 V_{DS} 及 $V_{GS,eff}$ 的關係歸納如下：
 - 在 V_{DS} 固定的情況下， $V_{GS,eff}$ 愈大，則 R_{ch} 愈小，所以 I_D 應該隨 $V_{GS,eff}$ 上升而增加。
 - 在 $V_{GS,eff}$ 固定的情況下， R_{ch} 為一個定值，故 I_D 應該隨 V_{DS} 上升而增加。




三極模式 (triode mode)



◆ 圖 8.7 (重複)



◆ 圖 8.8




三極模式 (triode mode)

- 綜合以上兩點，我們推斷 I_D 應該和 $V_{GS,eff}$ 及 V_{DS} 成正比關係，即 I_D 正比於 $V_{GS,eff}$ 及 V_{DS} 的乘積，以數學式表示為：


$$I_D = 2k \cdot V_{GS,eff} V_{DS}$$

其中 k 是一個常數。實際上，我們發現它們的關係比上式略微複雜，因為當 V_{DS} 上升時，有一個效應必須列入考慮。




三極模式 (triode mode)

- 當 $V_{GS} > V_t$ 時，G 極下方會產生 n 型通道。圖 8.9 中，當 $V_{DS} > 0$ ，此時 D 極的電壓較 S 極高，結果使得 D 極附近的通道寬度變窄。
- 舉例而言，假設 $V_{GS} = 7\text{ V}$ ， $V_{DS} = 4\text{ V}$ ，並且 S 極接地，故 S 極電壓 $V_S = 0\text{ V}$ ，此時 G 極電壓 $V_G = V_{GS} = 7\text{ V}$ ，D 極電壓 $V_D = V_{DS} = 4\text{ V}$ 。於是，S 極附近和 G 極的電壓差為 7 V ，而 D 極附近和 G 極的電壓差為 $7 - 4 = 3\text{ V}$ 。




◆ 圖 8.9



三極模式 (triode mode)

- 因此，S 極附近聚集的自由電子數量會多於 D 極附近，造成 D 極附近的通道寬度較 S 極窄。由於 R_{ch} 與截面積呈反比，D 極通道寬度變窄則 R_{ch} 變大，造成 I_D 下降。因此， I_D 需加上一個修正項，以涵蓋 D 極通道寬度縮減的效應。



◆ 圖 8.9




三極模式 (triode mode)

- 由於 D 極附近的通道寬度隨 V_{DS} 上升而縮減，所以 I_D 與 V_{GS} 和 V_{DS} 的完整關係表示如下：

$$I_D = k \cdot (2V_{GS,eff} V_{DS} - V_{DS}^2) \quad (8.8)$$

- 上式中，等號右邊括號內第一項表示 I_D 與 $V_{GS,eff}$ 和 V_{DS} 的乘積成正比關係，第二項 ($-V_{DS}^2$) 則是因為通道隨 V_{DS} 上升而縮減的效應所引入的修正項。




三極模式 (triode mode)

- 上式中的比例常數(k) 與自由電子移動率(mobility)及通道的實際結構有關，表示為：

$$k = \frac{\mu_n C_{ox}}{2} \cdot \frac{W}{L} \quad (8.9)$$

其中 μ_n 是自由電子的移動率， C_{ox} 是 SiO_2 絕緣層和通道所形成的單位面積電容量， W 是通道寬度， L 是通道長度。

- 當 $V_{GS} > V_t$ 並且 $V_{DS} < V_{GS,eff}$ ，(8.8) 式成立，此時我們稱 FET 處於三極模式 (triode mode)。



飽和模式 (saturation mode)

- 在三極模式時， I_D 隨 V_{DS} 升高而增加，但由於通道寬度縮減的效應，故增加的幅度會愈來愈小。
- 當 $V_{DS} = V_{GS,eff}$ 時，如圖8.10所示，靠近D極的通道寬度會變得很窄，造成 I_D 無法繼續隨 V_{DS} 升高而增加，這個效應稱為夾止效應 (pinch-off effect)。
- 當夾止效應發生時， I_D 不再隨 V_{DS} 上升而增加，此時 FET 進入飽和模式 (saturation mode)。





圖 8.10




飽和模式 (saturation mode)

- 由於夾止效應發生在 $V_{DS} = V_{GS,eff}$ ，只要將 $V_{DS} = V_{GS,eff}$ 代入(8.8)式，便得到飽和模式的電流為：

$$I_D = k \cdot (V_{GS,eff})^2 \quad (8.10)$$

- 當 $V_{DS} \geq V_{GS,eff}$ 時，FET 處於飽和模式， I_D 只和 $V_{GS,eff}$ 有關，而和 V_{DS} 無關。



飽和模式 (saturation mode)

- 圖 8.11 是 FET 的特性曲線，其中 x-軸的參數是 V_{DS} ，y-軸參數是 I_D 。
- 當 $V_{GS} < V_t$ ，FET 處於截止模式(cutoff mode)，此時 $I_D = 0$ 並且和 V_{DS} 的大小無關，對應圖中的 x-軸；當 $V_{GS} > V_t$ ，若 $V_{DS} < V_{GS,eff}$ ，則 FET 處於三極模式(triode mode)，此時 I_D 隨 V_{DS} 上升而增加，對應圖中虛線左側的上升曲線；若 $V_{DS} \geq V_{GS,eff}$ ，則 FET 進入飽和模式(saturation mode)， I_D 保持定值不再隨 V_{DS} 改變，對應圖中虛線右側的平坦曲線。






圖 8.11



8.4 p-channel MOSFET

- p-channel MOSFET 結構與 n-channel MOSFET 類似，差別在於主要載子(majority carrier) 是電洞，而非自由電子。由於電洞的移動速率較自由電子慢，使得 p-channel MOSFET 的反應速度較慢，所以實用上以 n-channel MOSFET 為主。
- 因為 p-channel MOSFET 的特性與 n-channel MOSFET 剛好有互補關係。
- 例如著名的 CMOS (Complementary MOS) 電路即巧妙利用它們的互補特性，成為應用非常廣泛的電路結構。



物理結構及基本工作原理

- 圖 8.12 是 p-channel MOSFET 的物理結構，它在 n 型基體(n-substrate) 上製作兩塊 p 型半導體，它們的摻雜濃度相同且濃度很高(p^+)。兩塊 p 型半導體分別作為 S 極和 D 極，而它們之間的 n 型半導體先鍍上 SiO_2 絕緣層後，再接外部導線作為 G 極，結構與 n-channel MOSFET 類似。






圖 8.12



物理結構及基本工作原理

- p-channel MOSFET 的工作原理是當 G 極加上負電壓時，原來均勻分佈在 n 型半導體內的少數電洞受到負電位吸引，會聚集在 SiO_2 絕緣層下方，並且自由電子被排斥而遠離 SiO_2 絕緣層。當 G 極的負電壓足夠大時，聚集在 SiO_2 絕緣層下方的電洞濃度會大於自由電子濃度，於是形成一條 p 型通道，等效上為一顆電阻 R_{ch} 。
- 我們可以利用 G 極電壓改變 R_{ch} 以控制電流 I_D ，它的工作原理與 n-channel MOSFET 相似，只是主要載子改為電洞而已。



元件特性

- 圖 8.13 是 p-channel MOSFET 的電路符號。我們同樣定義主要載子(電洞)流出者為S 極 (Source)，而流入者為 D 極 (Drain)。由於電洞從高電位流到低電位，所以接高電位的是S 極，接低電位的是D 極。
- 一般高電位都擺在電路的上方，所以 p-channel MOSFET 的電路符號以上方表示 S 極，下方表示 D 極，而以箭頭標示 S 極並指引電流 I_D 的方向。





圖 8.13



元件特性

- 圖 8.14標示p-channel MOSFET 最重要的兩個電壓(V_{SG} , V_{SD})。由於S 極的電位最高，所以選擇(V_{SG} , V_{SD}) 而不是(V_{GS} , V_{DS}) 為電壓參數，它們通常為正電壓，實用上比較方便。






圖 8.14



元件特性

- p-channel MOSFET 同樣存在一個臨界電壓 V_t ，並由 V_{SG} 和 V_t 之間的關係決定通道是否形成。
- p-channel MOSFET 的臨界電壓和n-channel MOSFET 一樣，是以 V_{GS} 定義(而不是 V_{SG} !)，使得它的臨界電壓 V_t 為負值。
- 例如一顆p-channel MOSFET 的 $V_t = -3\text{ V}$ ，意思是「 V_G 必須比 V_S 低 3 V」以上，即 $V_{GS} < -3\text{ V}$ ，則p型通道才形成。換句話說，必須 $V_{SG} > 3\text{ V}$ ，p型通道才形成。這個定義往往造成使用上的困擾，因為我們習慣以 V_{SG} 作為 p-channel MOSFET 的電壓參數。




元件特性

- 為了避免 V_t 為負值造成的困擾，我們定義p-channel MOSFET 的有效 V_{SG} 為：

$$V_{SG,eff} = V_{SG} - |V_t| \quad (8.11)$$

即 V_{SG} 大於 $|V_t|$ 的部分才是有效的 V_{SG} 。

- 若 $V_{SG,eff} > 0$ ，表示 p 型通道已經形成；若 $V_{SG,eff} < 0$ ，表示p型通道仍未形成。
- 舉例而言，假如p-channel MOSFET 的 $V_t = -3\text{ V}$ ，則 $|V_t| = 3\text{ V}$ 。
- 若 $V_{SG} = 5\text{ V}$ ，則 $V_{SG,eff} = V_{SG} - |V_t| = 2\text{ V}$ ，表示p型通道已經形成。




元件特性


- 根據 $V_{SG,eff}$ 及 V_{SD} 的大小，我們同樣定義p-channel MOSFET 的三個工作模式如下：

截止模式 (cutoff mode)

- 若 $V_{SG,eff} < 0$ ，此時p型通道尚未形成，FET處於截止模式，並且電流 $I_D = 0$ 。



◆ 圖 8.14 (重複)



三極模式 (triode mode)


- 若 $V_{SG,eff} \geq 0$ 且 $V_{SD} < V_{SG,eff}$ ，則 I_D 隨 V_{SD} 和 $V_{SG,eff}$ 上升而增加，此時FET處於三極模式。
- p-channel MOSFET 在三極模式的電流如下：

$$I_D = k \cdot (2V_{SG,eff} V_{SD} - V_{SD}^2) \quad (8.12)$$

其中k表示為：

$$k = \frac{\mu_p C_{ox}}{2} \cdot \frac{W}{L} \quad (8.13)$$

- 上式中， μ_p 是電洞的移動率， C_{ox} 是由 SiO_2 絕緣層和p型通道所形成的單位面積電容量， W 是通道寬度， L 是通道長度。




飽和模式 (saturation mode)

- 當 $V_{SG,eff} \geq 0$ 且 $V_{SD} \geq V_{SG,eff}$ ，FET 進入飽和模式，此時 I_D 不隨 V_{SD} 增加而改變。將 $V_{SD} = V_{SG,eff}$ 代入 (8.12) 式，我們得到飽和模式的電流為：


$$I_D = k \cdot (V_{SG,eff})^2 \quad (8.14)$$

即 I_D 只和 $V_{SG,eff}$ 有關，而和 V_{SD} 無關。



8.5 FET 電路


- 接下來利用幾個電路實例，以幫助理解 FET 的特性及相關電路。
- 在以下例題中，假定 n-channel MOSFET 的 $V_t = 2\text{ V}$ ， $k = 1\text{ mA/V}^2$ ，p-channel MOSFET 的 $V_t = -2\text{ V}$ ， $k = 1\text{ mA/V}^2$ 。在運算中，電阻以“ $\text{K}\Omega$ ”為單位，電壓以“V”為單位，電流以“mA”為單位。




例 1

例 1

圖 E8.1 是 n-channel MOSFET 的電路，在以下情況求 D 極電壓 V_D 。(1) $V_G = 1\text{ V}$ ；(2) $V_G = 3\text{ V}$ ；(3) $V_G = 5\text{ V}$ 。



◆ E8.1



例 1

解：

(1) $V_G = 1\text{ V}$

圖 E8.1 中，因為 n-channel MOSFET 的 S 極接地，所以 $V_{GS} = V_G = 1\text{ V}$ ，故 $V_{GS} < V_t (2\text{ V})$ ，因此 FET 處於截止模式並且 $I_D = 0$ ，所以 D 極電壓 V_D 為：

$$V_D = V_{DD} - I_D R_D = 10\text{ (V)}$$

(2) $V_G = 3\text{ V}$

由於 $V_{GS} = V_G = 3\text{ V} > V_t$ ，故 FET 處於三極模式或飽和模式。我們先假定 FET 處於飽和模式（數學式較簡單），此時有效 V_{GS} 為：



例 1

$$V_{GS,eff} = V_{GS} - V_t = 3 - 2 = 1(V)$$


接著，由 (8.10) 式得到：

$$I_D = k \cdot V_{GS,eff}^2 = 1(mA)$$

於是，D 極電壓 V_D 為：

$$V_D = V_{DD} - I_D R_D = 5(V)$$

因為 $V_{DS} = V_D = 5 V$ ，所以 $V_{DS} > V_{GS,eff}$ ，故假定正確，FET 處於飽和模式並且 $V_D = 5 V$ 是正確答案。



例 1

$$(3) V_G = 5 V$$


由於 $V_{GS} = V_G = 5 V > V_t$ ，故 FET 處於三極模式或飽和模式。我們先假設 FET 處於飽和模式，所以得到有效 V_{GS} 及電流 I_D 為：

$$V_{GS,eff} = V_{GS} - V_t = 3(V)$$

$$I_D = k \cdot V_{GS,eff}^2 = 9(mA)$$

因此，D 極電壓 V_D 為：

$$V_D = V_{DD} - I_D R_D = -35(V) \quad !!!$$



例 1

V_D 為負值，表示假定錯誤，即 FET 應處於三極模式。在此情形下，因為 $V_{GS,eff} = 3\text{ V}$ ， $V_{DS} = V_D$ ， $k = 1\text{ mA/V}^2$ ，所以由 (8.8) 式得到 I_D 為：


$$I_D = k(2V_{GS,eff}V_{DS} - V_{DS}^2) = 6V_D - V_D^2$$

另外，由圖 E8.1 得到 V_D 和 I_D 的關係為：

$$V_D = V_{DD} - I_D R_D = 10 - 5I_D$$

由以上兩式，我們得到以下一元二次方程式：

$$10 - 31V_D + 5V_D^2 = 0$$




例 1

上式可以解得：

$$V_D = 0.34(\text{V}) \text{ 或 } 5.86(\text{V})$$


若 $V_D = 5.86\text{ V}$ ，則 $V_{DS} = V_D = 5.86\text{ V}$ ，在此情況下 $V_{DS} > V_{GS,eff}$ ，表示 FET 處於飽和模式與假定不合，故 $V_D = 0.34\text{ V}$ 為正確答案。




例 2

例 2

圖 E8.2 是 n-channel MOSFET 的電路，在以下狀況求 D 極電壓 V_D 。(1) $V_G = 1\text{ V}$ ；(2) $V_G = 5\text{ V}$ ；(3) $V_G = 10\text{ V}$ 。



◆ 圖 E8.2



例 2

解：

(1) $V_G = 1\text{ V}$


因為 $V_G = 1\text{ V}$ 小於 $V_t = 2\text{ V}$ ，故 n-channel MOSFET 處於截止模式且 $I_D = 0$ ，所以：

$$V_D = V_{DD} - I_D R_D = 10(\text{V})$$

(2) $V_G = 5\text{ V}$

因為 $V_G = 5\text{ V}$ 大於 V_t ，故 FET 應處於三極模式或飽和模式。我們先假定 FET 處於飽和模式，此時 S 極電壓 V_S 為：

$$V_S = I_D \cdot R_S = 2I_D$$



例 2

於是，有效 V_{GS} 可以表示為：

$$V_{GS,eff} = V_{GS} - V_t = V_G - V_S - V_t = 3 - 2I_D$$

因為假定 FET 處於飽和模式，故由 (8.10) 式得到：


$$I_D = kV_{GS,eff}^2 = (3 - 2I_D)^2$$

$$\Rightarrow 4I_D^2 - 13I_D + 9 = 0$$

上式可以解得：

$$I_D = 1(\text{mA}) \text{ 或 } 2.25(\text{mA})$$

假如 $I_D = 2.25 \text{ mA}$ ，則 $V_{GS,eff} = 3 - 2I_D = -1.5 \text{ V}$ 是不合理的結果，所以 $I_D = 1 \text{ mA}$ 。



例 2

Check：在 $I_D = 1 \text{ mA}$ 時，我們得到：

$$V_S = I_D R_S = 2 \text{ V}$$


$$V_D = V_{DD} - I_D R_D = 5 \text{ V}$$

$$V_{GS,eff} = 3 - 2I_D = 1 \text{ V}$$

於是，我們得到：

$$V_{DS} = V_D - V_S = 3 \text{ V} > V_{GS,eff}$$

故假定正確，即 FET 處於飽和模式，並且 $V_D = 5 \text{ V}$ 就是正確答案。



例 2


(3) $V_G = 10 \text{ V}$

由於 $V_G = 10 \text{ V}$ ，所以 $V_{GS,eff} > V_{DS}$ 的機會很大，故我們先假定 FET 處於三極模式。我們將 I_D 當作未知數，並由圖 E8.2 得到以下關係式：

$$V_S = I_D R_S = 2I_D$$

$$V_{GS,eff} = V_{GS} - V_t = V_G - V_S - V_t = 8 - 2I_D$$

$$V_{DS} = V_{DD} - I_D R_D - I_D R_S = 10 - 7I_D$$




例 2

因為假定 FET 處於三極模式，故由 (8.8) 式得到：

$$\begin{aligned} I_D &= k(2V_{GS,eff} \cdot V_{DS} - V_{DS}^2) \\ &= 2 \cdot (8 - 2I_D)(10 - 7I_D) - (10 - 7I_D)^2 \\ &\Rightarrow 2I_D^2 + 13I_D - 60 = 0 \end{aligned}$$

上式可以解得：

$$I_D = 1.4(\text{mA}) \text{ 或 } -2(\text{mA})$$



例 2

I_D 為負值顯然不對，故 $I_D = 1.4(\text{mA})$ 。

Check：在 $I_D = 1.4 \text{ mA}$ 時，我們得到：


$$V_{DS} = V_{DD} - I_D R_D - I_D R_S = 0.2(\text{V})$$

$$V_{GS} = V_G - I_D R_S = 7.2(\text{V})$$

$$V_{GS,eff} = V_{GS} - V_t = 5.2(\text{V})$$

因為 $V_{DS} < V_{GS,eff}$ ，故假定正確，FET 確實處於三極模式並且 D 極電壓 V_D 為：

$$V_D = V_{DD} - I_D R_D = 3(\text{V})$$




例 3


例 3

圖 E8.3 是 n-channel MOSFET 的電路，

- (1) 若 $R_D = 4 \text{ K}\Omega$ ， $V_G = 6 \text{ V}$ ，設計 R_S 使 n-channel MOSFET 工作在飽和模式並且 $I_D = 1 \text{ mA}$ 。
- (2) 若 $V_G = 5 \text{ V}$ ，設計 R_S 和 R_D 使 n-channel MOSFET 工作在飽和模式並且 $I_D = 1 \text{ mA}$ ， $V_D = 6 \text{ V}$ 。



◆ E8.3



例 3

解：

(1) 在飽和模式下，我們得到 I_D 和 $V_{GS,eff}$ 的關係為：


$$I_D = kV_{GS,eff}^2$$

因為 $k = 1 \text{ mA/V}^2$ ，所以必須 $V_{GS,eff} = 1 \text{ V}$ ，才能得到 $I_D = 1 \text{ mA}$ 。因為 $V_{GS,eff} = V_{GS} - V_t = 1 \text{ V}$ ，故：

$$V_{GS} = V_t + 1 = 3(\text{V})$$

由於 $V_G = 6 \text{ V}$ ，故 S 極電壓 V_S 為：

$$V_S = V_G - V_{GS} = 6 - 3 = 3(\text{V})$$



例 3

因為：

$$V_S = I_D \cdot R_S = 3(\text{V})$$

故我們得到 R_S 為：

$$R_S = \frac{V_S}{I_D} = \frac{3 \text{ V}}{1 \text{ mA}} = 3(\text{K}\Omega)$$

(2) 因為 FET 工作在飽和模式，故：

$$I_D = kV_{GS,eff}^2 = 1(\text{mA})$$

$$\Rightarrow V_{GS,eff} = V_{GS} - V_t = 1(\text{V})$$



例 3

於是，我們得到：


$$V_{GS} = V_t + 1 = 3(V)$$

因為 $V_G = 5\text{ V}$ ，故 V_S 為：

$$V_S = V_G - V_{GS} = 5 - 3 = 2(V)$$

因此，我們設計 R_S 如下：

$$R_S = \frac{V_S}{I_D} = 2(K\Omega)$$




例 3

另外，我們想要的 $V_D = 6\text{ V}$ ，故：

$$V_D = V_{DD} - I_D R_D = 6\text{ V}$$

於是，我們得到 R_D 為：

$$R_D = \frac{V_{DD} - 6}{I_D} = 6(K\Omega)$$




例 4


例 4

圖 E8.4 是一個 p-channel MOSFET 的電路，

- (1) 若 $R_S = 1.5 \text{ K}\Omega$ ， $R_D = 2 \text{ K}\Omega$ ，求 I_D 。
- (2) 設計 R_S 和 R_D ，使得 FET 工作在飽和模式並且 $I_D = 1 \text{ mA}$ ， $V_D = -4 \text{ V}$ 。



◆ E8.4



例 4

解：

- (1) 圖 E8.4 中，因為 $V_G = 0 \text{ V}$ 且 V_S 接高電位，故 FET 必定處於三極模式或飽和模式。首先，我們假定 FET 處於飽和模式。由於 $V_G = 0 \text{ V}$ ，我們得到：

$$V_{SG} = V_S = 10 - I_D R_S = 10 - 1.5 I_D$$

由於 $V_t = -2 \text{ V}$ ，故由 (8.14) 式得到：

$$I_D = k V_{SG, \text{eff}}^2 = k (V_{SG} - |V_t|)^2 = (8 - 1.5 I_D)^2$$



例 4

上式可以解得：


$$I_D = 4(\text{mA}) \text{ 或 } 7.1(\text{mA})$$

若 $I_D = 7.1 \text{ mA}$ ，則 $V_{SG} = -0.65 \text{ V}$ ，顯然不合理 (V_{SG} 必須大於 $|V_t|$)，故 $I_D = 4 \text{ mA}$ 才是合理答案。

Check：在 $I_D = 4 \text{ mA}$ 時，我們得到 V_S 和 V_D 為：

$$V_S = 10 - I_D R_S = 4(\text{V})$$

$$V_D = -10 + I_D R_D = -2(\text{V})$$




例 4

於是：

$$V_{SD} = V_S - V_D = 6(\text{V})$$

$$V_{SG, \text{eff}} = V_{SG} - |V_t| = 4 - 2 = 2(\text{V})$$

由於 $V_{SD} > V_{SG, \text{eff}}$ ，故假定正確，FET 處於飽和模式並且 $I_D = 4 \text{ mA}$ 為正確答案。



例 4

(2) 在飽和模式，我們得到：

$$I_D = kV_{SG,eff}^2 = (V_{SG} - |V_t|)^2 = 1 \text{ (mA)}$$


$$\Rightarrow V_{SG} = |V_t| + 1 = 3 \text{ (V)}$$

因為 G 極接地，故 S 極電壓 V_S 為：

$$V_S = V_{SG} = 3 \text{ (V)}$$

因為 $I_D = 1 \text{ mA}$ ，所以 R_S 設計如下：

$$V_S = 10 - I_D R_S \Rightarrow R_S = \frac{10 - 3}{1 \text{ mA}} = 7 \text{ (K}\Omega\text{)}$$




例 4

另一方面，D 極電壓 V_D 為：

$$V_D = -10 + I_D R_D = -4 \text{ (V)}$$

於是， R_D 設計如下：


$$R_D = \frac{(-4) + 10}{1 \text{ mA}} = 6 \text{ (K}\Omega\text{)}$$




例 5

例 5

圖 E8.5 是 p-channel MOSFET 的電路，求 I_D 。



◆ E8.5




例 5

解：

圖 E8.5 中，由於 p-channel MOSFET 的 G 極和 D 極連在一起，故 $V_G = V_D$ ，所以 V_{SD} 必定大於 $V_{SG} - |V_t|$ ，即 $V_{SD} > V_{SG,eff}$ 。因此，FET 必定處於飽和模式，於是我們得到：

$$I_D = kV_{SG,eff}^2 = k(V_{SG} - |V_t|)^2$$

$$V_{SG} = V_{SD} = 10 - I_D R_S - I_D R_D = 10 - 7I_D$$



例 5


因為 $k = 1 \text{ mA/V}^2$ ， $|V_t| = 2 \text{ V}$ ，由以上兩式得到：

$$I_D = (10 - 7I_D - 2)^2$$

上式可以解得：

$$I_D = 1(\text{mA}) \text{ 或 } 1.3(\text{mA})$$


若 $I_D = 1.3 \text{ mA}$ ，則 $V_{SG} = 0.9 \text{ V} < |V_t|$ ，故 $I_D = 1 \text{ mA}$ 為正確答案。




例 6

例 6

圖 E8.6 的電路，設計四個電阻值，使得 n-channel MOSFET 工作在飽和模式並且 $I_D = 1 \text{ mA}$ ， $V_S = 3 \text{ V}$ ， $V_D = 8 \text{ V}$ 。



◆ E8.6




例 6

解：

在飽和模式，我們得到：

$$I_D = k(V_{GS} - V_t)^2 = 1(\text{mA})$$

$$\Rightarrow V_{GS} - V_t = 1(\text{V})$$



例 6

因為所要的 $V_S = 3\text{ V}$ ，故 $V_G = V_S + V_t + 1 = 6\text{ V}$ 。由於 $I_G = 0$ ，故 V_G 可以由 R_1 和 R_2 分壓得到，表示如下：

$$V_G = V_{DD} \cdot \frac{R_2}{R_1 + R_2} = 6(\text{V})$$

$$\Rightarrow 6 = 12 \cdot \frac{R_2}{R_1 + R_2}$$

因此，我們得到：

$$R_1 = R_2$$



另一方面， R_S 和 R_D 的設計如下：

$$V_S = I_D R_S \Rightarrow R_S = \frac{V_S}{I_D} = \frac{3 \text{ V}}{1 \text{ mA}} = 3(\text{K}\Omega)$$

$$V_D = V_{DD} - I_D R_D \Rightarrow R_D = \frac{V_{DD} - V_D}{I_D} = 4(K\Omega)$$



例 7

 E8.7



例 7

解：


首先，我們設計 Q_1 的電路。因為 Q_1 處於飽和模式，故 I_{D1} 為：

$$I_{D1} = k(V_{SG1} - |V_t|)^2 = 1(\text{mA})$$

$$\Rightarrow V_{SG1} - |V_t| = 1(\text{V})$$

所以，我們得到：

$$V_{SG1} = |V_t| + 1 = 3(\text{V})$$



例 7

因為 $V_{S1} = 10 \text{ V}$ ，於是 Q_1 的 G 極電壓 V_{G1} 為：

$$V_{G1} = V_{S1} - V_{SG1} = 10 - 3 = 7(\text{V})$$

因為 $I_{G1} = 0$ ，故 V_{G1} 由 R_1 和 R_2 分壓得到：

$$V_{G1} = 18 \cdot \frac{R_2}{R_1 + R_2} = 7(\text{V})$$



例 7


我們選取 $R_1 = 11 \text{ M}\Omega$ ， $R_2 = 7 \text{ M}\Omega$ ，即可得到 V_{G1} 。另一方面， R_{S1} 和 R_{D1} 的設計如下：

$$V_{S1} = V_{DD} - I_{D1} \cdot R_{S1} = 10(\text{V})$$

$$\Rightarrow R_{S1} = \frac{V_{DD} - 10}{I_{D1}} = 8(\text{K}\Omega)$$

$$V_{D1} = I_{D1} \cdot R_{D1} = 4(\text{V})$$

$$\Rightarrow R_{D1} = \frac{V_{D1}}{I_{D1}} = 4(\text{K}\Omega)$$



例 7

接著，我們設計 Q_2 的電路。因為 Q_2 處於飽和模式，因此 I_{D2} 為：

$$I_{D2} = k(V_{GS2} - V_t)^2 = 16(\text{mA})$$

$$\Rightarrow V_{GS2} - V_t = 4(\text{V})$$



例 7


故 $V_{GS2} = V_t + 4 = 6 \text{ V}$ 。因為 $V_{G2} = V_{S1} = 10 \text{ V}$ ，於是 V_{S2} 為：

$$V_{S2} = V_{G2} - V_{GS2} = 10 - 6 = 4(\text{V})$$

得到 V_{S2} 後， R_{S2} 的設計如下：

$$V_{S2} = I_{D2} \cdot R_{S2}$$

$$\Rightarrow R_{S2} = \frac{V_{S2}}{I_{D2}} = \frac{4 \text{ V}}{16 \text{ mA}} = 0.25(\text{K}\Omega)$$



8.5 FET電路

- FET 電路的分析大致與BJT 類似，主要差異在於：
 - 在分析 BJT 電路時，由於 I_C 與 V_{BE} 呈指數關係，必須假定 $V_{BE(ON)} \cong 0.7\text{V}$ ， $V_{CE(sat)} \cong 0.2\text{V}$ ，才能進行分析而得到近似解。在分析FET 電路時，不需作任何假定就可以求解，並且得到的是精確解，而不是近似解。
 - 因為 $V_{BE(ON)} \cong 0.7\text{V}$ ， $V_{CE(sat)} \cong 0.2\text{V}$ 的假定，故BJT 電路的計算比較簡單。
 - 由於G 極電流 $I_G = 0$ ，使得 FET 在 G 極的電路設計變得很簡單。