


Chapter 10


FET 數位電路



 滄海圖書
Tong Hai Publishing

本章內容

- 10.1 數位反相器
- 10.2 簡單FET反相器
- 10.3 天才設計 —— CMOS反相器
- 10.4 CMOS反相器特性
- 10.5 反相器的應用




10.1 數位反相器

- 在所有數位電路中，**反相器(inverter)**是最重要的電路，因為一旦可以做出反相器，就很容易做出其他電路。從數位邏輯(digital logic)的觀點，反相器的功能很簡單：若它的輸入是“1”，則輸出為“0”；若輸入是“0”，則輸出為“1”。
- 圖10.1 是反相器的電路符號，其中 V_i 為輸入的數位信號， V_o 為輸出的數位信號。假設 V_H 代表數位電路的高電位， V_L 代表低電位，並且我們以 V_H 代表邏輯的“1”， V_L 代表邏輯的“0”，則反相器的功能為：
 - 當 $V_i = V_H$ ，則 $V_o = V_L$ 。
 - 當 $V_i = V_L$ ，則 $V_o = V_H$ 。




◆ 圖 10.1



10.1 數位反相器

- 從0與1的觀點看反相器很簡單，但是，從電路的觀點看反相器，則比較複雜。
- 圖10.2 是量測反相器特性的實驗，其中反相器輸入端連接可以調整電壓的電源，並利用示波器觀察它的輸出電壓。
- 我們將輸入電壓 V_i 由低而高慢慢調整時，輸出電壓 V_o 也隨之變化，之後將 V_i 和 V_o 的量測結果作圖便可以得到圖10.3(a)，稱為反相器的**電壓轉換曲線**(Voltage Transfer Curve，簡稱VTC)。



10.1 數位反相器

- 當輸入電壓 V_i 由 0 V 慢慢上升時，輸出電壓 V_o 會由高電位 (V_{OH}) 慢慢轉變，最後變成低電位 (V_{OL})。




圖 10.2






圖 10.3 (a)




10.1 數位反相器

- 在圖 10.3(a) 中，縱軸有兩個電壓，它們分別為：
 - V_{OL} ：稱為正常低電位輸出電壓 (normal low-level output voltage)。
 - V_{OH} ：稱為正常高電位輸出電壓 (normal high-level output voltage)。
- 在正常情形下，反相器輸出的低電位為 V_{OL} ，高電位為 V_{OH} 。
- 當 $V_i = V_{OL}$ ，則 $V_o = V_{OH}$ ；當 $V_i = V_{OH}$ ，則 $V_o = V_{OL}$ 。




10.1 數位反相器

- 圖10.3(b) 在圖10.3(a) 加上另外兩個電壓，它們分別為：
 - V_{IL} ：稱為可容許之最大低電位輸入電壓 (maximum allowable low-level input voltage)。
 - V_{IH} ：稱為可容許之最小高電位輸入電壓 (minimum allowable high-level input voltage)。
- V_{IH} 及 V_{IL} 定義為VTC 中，斜率(slope) 等於 -1 所對應的兩個輸入電壓，它們標示反相電路能正確分辨高低電位的極限。




10.3 (b)



10.1 數位反相器

- 由圖10.3(b) 可以看出，當輸入電壓 $V_i \leq V_{IL}$ ，反相電路能清楚判定 V_i 為低電位，使得輸出電壓 $V_o = V_{OH}$ ；當 $V_i \geq V_{IH}$ ，反相電路亦能清楚判定 V_i 為高電位，使得輸出電壓 $V_o = V_{OL}$ 。
- 當 $V_{IL} \leq V_i \leq V_{IH}$ ，則進入模糊區間，此時反相電路無法清楚判定 V_i 為低電位或高電位。在實際應用中，我們必須避免發生這種情況。




雜訊邊距

- 在實際電路中，**雜訊(noise)** 無所不在並且會影響反相器的正確性。
- 在正常狀況下，反相器的輸入若在低電位，即 $V_i = V_{OL}$ ，則輸出 $V_o = V_{OH}$ 。在有雜訊的情況下，輸入電壓 V_i 表示為：

$$V_i = V_{OL} + V_{noise}$$

其中雜訊電壓 V_{noise} 是一個隨機變數(random variable)，若 V_{noise} 太大，使得：

$$V_i = V_{OL} + V_{noise} > V_{IL}$$




雜訊邊距

- 則 V_i 進入模糊區間，使得電路無法正確達成反相功能。我們定義**低電位雜訊邊距**(low-level noise margin)為：

$$NM_L = V_{IL} - V_{OL} \quad (10.1)$$

- NM_L 表示輸入信號在低電位時，所能容忍之最大雜訊電壓。




雜訊邊距


- 同理，我們定義高電位雜訊邊距(high-level noise margin)為：

$$NM_H = V_{OH} - V_{IH}$$

- NM_H 表示輸入信號在高電位時，所能容忍之最大雜訊電壓。
- 圖10.3(b)中， V_{IL} 與 V_{OL} 的差距即 NM_L ，而 V_{IH} 與 V_{OH} 的差距即 NM_H 。




◆ 10.3 (b)



傳輸延遲

- 轉換速度是數位電路中很重要的考量，因為速度愈快，表示單位時間內能處理的資料量愈大。
- 以電路的觀點而言，反相器的速度和它的電路結構及所用元件的特性有關，而整體的表現則反應在輸出信號的波形上。



傳輸延遲

- 圖10.4中，上方是一個理想的方波輸入信號，它的低電位為 V_{OL} ，高電位為 V_{OH} ；下方是典型的反相器輸出信號，它的低電位同樣為 V_{OL} ，高電位為 V_{OH} 。
- 當輸入電壓 V_i 由 V_{OL} 瞬間轉變為 V_{OH} 時，由於元件反應速度的限制，輸出電壓 V_o 會延遲一段時間後，才由 V_{OH} 轉變為 V_{OL} 。
- 同理，當 V_i 由 V_{OH} 瞬間轉變為 V_{OL} 時，輸出電壓 V_o 也會延遲一段時間後，才 V_{OL} 由轉變為 V_{OH} 。






圖 10.4



傳輸延遲

- 我們定義輸出信號 V_o 由高電位轉換到低電位的傳輸延遲 t_{PHL} 及由低電位轉換到高電位的傳輸延遲 t_{PLH} (low-to-high propagation delay)，分別為：
 - t_{PHL} ：定義為輸入方波信號轉換電壓的瞬間開始，一直到輸出信號由高電位(V_{OH})下降至 $\frac{(V_{OH} + V_{OL})}{2}$ 為止所需的時間。
 - t_{PLH} ：定義為輸入方波信號轉換電壓的瞬間開始，一直到輸出信號由低電位(V_{OL})上升至 $\frac{(V_{OH} + V_{OL})}{2}$ 為止所需的時間。




傳輸延遲

- 我們定義整體電路的傳輸延遲(propagation delay) t_p 為：


$$t_p = \frac{t_{PHL} + t_{PLH}}{2} \quad (10.3)$$

- t_p 愈小，代表元件的反應速度愈快，是非常重要的參數。



功率損耗

- 由於電子元件的尺寸愈做愈小，單位面積所能容納的元件愈來愈多，使得散熱成為IC 製作的重要課題，如何降低功率損耗也是電路設計的重點。數位電路的功率損耗區分為靜態功率損耗(static power consumption) 及動態功率損耗(dynamic power consumption) 兩種。
- 以反相器為例，靜態功率損耗是指輸出電壓 V_o 穩定處於高電位 V_{OH} 或低電位 V_{OL} 時，電路所消耗的功率；動態功率損耗是指輸出電壓 V_o 在高低電位轉換期間，電路所消耗的功率。




延遲 – 功率乘積

- 設計數位電路時，我們希望傳輸延遲(t_p) 愈小愈好以提升轉換速度，同時也希望降低功率損耗(P) 以減輕電源負擔及散熱需求。這兩個要求互相抵觸，即速度加快時，功率損耗也跟著上升，魚與熊掌不可兼得。
- 我們定義一個參數，稱為**延遲 - 功率乘積**(delay-power product) 如下：

$$DP = t_p \cdot P \quad (10.4)$$

- 這個參數讓工程師能以客觀的方式，來比較不同數位電路在速度及功率兩方面合併考量下的優劣。



10.2 簡單FET 反相器

- 圖 10.5 是利用 FET 作為反相器最直覺的電路，它由一顆n-channel MOSFET 加一顆電阻 R 所組成，其中 V_{DD} 為電源電壓。

- 當輸入電壓 $V_i = V_{DD}$ (高電位)，FET 導通且工作在三極模式(triode mode)，此時FET 等效上像一顆電阻 R_{ON} 。假如電阻 $R \gg R_{ON}$ ，則由分壓定理得到輸出電壓 V_o 為：

$$V_o = V_{DD} \cdot \frac{R_{ON}}{R + R_{ON}} \cong 0$$





圖 10.5




10.2 簡單FET 反相器

- 當 $V_i = 0\text{ V}$ (低電位)，FET 處於截止模式 (cutoff mode)，此時D 極電流 $I_D = 0$ ，因此輸出電壓 V_o 為：

$$V_o = V_{DD} - I_D R = V_{DD} \quad (10.6)$$

- V_i 與 V_o 電位相反，即反相器的功能。



兩難困境

- 圖10.5 的電路，雖然它的功能正確且電路簡單，但實用上卻面臨功率損耗和轉換速度兩者無法兼顧的困境。


- 當輸入電壓 $V_i = V_{DD}$ 時，FET 導通並且輸出電壓 $V_o \cong 0\text{ V}$ 。此時電流 $I_D \cong V_{DD}/R$ ，故電路消耗的功率 P_{ON} 為：

$$P_{ON} = V_{DD} \cdot I_D = \frac{V_{DD}^2}{R} \quad (10.7)$$

- 當 $V_i = 0\text{ V}$ 時，FET 不導通，故 $I_D = 0$ ，此時電路不消耗功率，即 P_{OFF} 。這個電路平均消耗的功率 P 為：


$$P = \frac{P_{ON} + P_{OFF}}{2} = \frac{V_{DD}^2}{2R} \quad (10.8)$$

從功率損耗上考量，我們希望 R 愈大愈好。




兩難困境

- 當輸入電壓 $V_i = V_{DD}$ ，FET 導通並且輸出電壓 $V_o \cong 0\text{ V}$ 。當 V_i 由 V_{DD} 轉變為 0 V ，此時由於輸出端存在寄生電容(C)，其等效電路如圖10.6所示，此時 FET 處於截止狀態，故 V_{DD} 經由電阻 R 向電容 C 充電，使 V_o 由 0 V 上升至 V_{DD} 。
- 因為充電的時間由 RC 的乘積所決定，故 R 愈大，充電時間愈長，即 V_o 由 0 V 上升至 V_{DD} 的時間愈長，造成轉換速度變慢。從速度上考量，我們希望 R 愈小愈好。




◆ 圖 10.6




兩難困境

- 圖10.5 的電路陷入兩難的局面，電阻 R 太大則轉換速度變慢， R 太小則功率損耗變大，取中間值又兩邊不討好。工程師只好另起爐灶，尋求更好的電路設計，CMOS 反相器乃應運而生。




◆ 圖 10.5




10.3 天才設計 – CMOS 反相器

- 圖10.5 中，當 $V_i = V_{DD}$ ，我們希望電阻 R 很大以降低功率損耗；當 $V_i = 0\text{ V}$ ，我們希望 R 很小以提升轉換速度。
- 電子工程師產生一個巧妙的想法：假如能設計一顆「**聰明的可變電阻 R_x** 」取代 R ，當 $V_i = V_{DD}$ 時， R_x 的阻值很大，所以功率損耗很小；當 $V_i = 0\text{ V}$ 時， R_x 的阻值變得很小，因此轉換速度很快，那麼上述兩難困境便可以迎刃而解。問題是：存在這樣的電阻 R_x 嗎？




10.3 天才設計 – CMOS 反相器

- 如圖10.7，我們用一顆p-channel MOSFET 取代圖10.5 中的電阻 R ，結果發現這是一個天才的想法，使它成為FET 反相器的標準電路。
- 圖10.7 的電路由n-channel MOSFET 及p-channel MOSFET 組合而成，兩者具有互補(complementary)的作用，故稱為**Complementary MOSFET (簡稱CMOS)**。



◆ 圖 10.7




10.3 天才設計 – CMOS 反相器

- CMOS 反相器的工作原理很簡單。
- 當 $V_i = V_{DD}$ ，因為 n-channel MOSFET (Q_n) 和 p-channel MOSFET (Q_p) 的 G 極皆等於 V_{DD} ，由電路結構很容易看出 Q_n 導通而 Q_p 不導通，此時 Q_n 等效上像一顆電阻 R_{ON} ，但由於 Q_p 不導通，所以 Q_n 的 D 極電流和 Q_p 的 D 極電流 I_{Dp} 皆等於零，即：

$$I_{Dn} = I_{Dp} = 0$$

輸出電壓 V_o 為：

$$V_o = I_{Dn} \cdot R_{ON} = 0$$



10.3 天才設計 – CMOS 反相器


- 當 $V_i = 0\text{ V}$ ，因為 Q_n 和 Q_p 的 G 極等於 0 V ，由電路結構很容易看出 Q_p 導通而 Q_n 不導通，此時 Q_p 等效上像一顆電阻 R_{ON} ，但由於 Q_n 不導通，所以 Q_n 和 Q_p 的 D 極電流皆等於零，即：

$$I_{Dn} = I_{Dp} = 0$$

輸出電壓 V_o 為：

$$V_o = V_{DD} - I_{Dp} \cdot R_{ON} = V_{DD}$$

- 由以上說明得知，圖10.7 的電路能正確完成反相器的功能。




10.3 天才設計 – CMOS 反相器

Q


•難道CMOS 反相器沒有速度和功率損耗兩難的困境嗎？

- 答案是沒有，而這正是CMOS 反相器的巧妙之處，說明如下：
 - 當 $V_i = V_{DD}$ ，此時 Q_n 導通但 Q_p 不導通。因為 Q_p 不導通，故電源 V_{DD} 不需提供任何電流，即功率損耗為零。



10.3 天才設計 – CMOS 反相器

- 當 $V_i = 0\text{ V}$ ，此時 Q_p 導通但 Q_n 不導通，故電源 V_{DD} 經由 Q_p 向輸出端寄生電容 C 充電，使輸出電壓 V_o 由低電位轉換為高電位。 Q_p 導通時等於一顆小電阻 R_{ON} ，故充電速度很快。
- CMOS 反相器在功率損耗和速度兩方面都很理想。




10.3 天才設計 – CMOS 反相器


Q

•圖10.7 的 Q_p 與圖10.5 的R 功能相同，為何沒有R的問題？

- 我們發覺圖10.7 的 Q_p 雖然取代圖10.5 的電阻R，但表現出來的卻是一顆**聰明的可變電阻**——它的阻值隨輸入信號 V_i 而改變。




◆ 圖 10.7 (重複)




10.3 天才設計 – CMOS 反相器

1. 當 $V_i = V_{DD}$ ，此時 Q_p 不導通(對應於電阻 $R \rightarrow \infty$)。因為沒有電流由電源 V_{DD} 流出，故功率損耗等於零。
2. 當 $V_i = 0 \text{ V}$ ，此時 Q_p 導通(對應於很小的電阻R)，故能快速對輸出端的寄生電容C 充電，使輸出電壓 V_o 迅速提升至 V_{DD} 。




◆ 圖 10.7 (重複)




10.3 CMOS 反相器特性

- 圖10.8 是一個典型的CMOS 反相器電壓轉換曲線 (VTC)。




◆ 圖 10.8




電壓轉換曲線

- 當輸入電壓 $V_i = 0\text{ V}$ ，此時圖10.7的 Q_p 導通而 Q_n 不導通。 Q_p 導通時等效像一顆電阻 R_{ON} ，而 Q_n 則等於開路(open)，它的等效電路如圖10.9(a)，其中 C 為輸出端的寄生電容。因為 R_{ON} 很小，故電源 V_{DD} 經由 R_{ON} 向電容 C 快速充電，使得輸出電壓 $V_o = V_{DD}$ 。



◆ 圖 10.9 (a)



10.3 CMOS 反相器特性

- 當輸入電壓 V_i 由0 V 慢慢上升時，輸出電壓 V_o 大致維持在 V_{DD} 。當 V_i 接近 $V_{DD}/2$ 時， Q_p 漸漸由導通狀態轉變為不導通，而 Q_n 則由不導通狀態轉變為導通，所以原先儲存在電容 C 的電荷會經由 Q_n 放電，使得 V_o 逐漸下降。
- 當 $V_i = V_{DD}$ ，此時 Q_n 導通而 Q_p 不導通。 Q_n 導通時等效上像一顆電阻 R_{ON} ，而 Q_p 則等於開路，它的等效電路如圖10.9(b)，故儲存在電容 C 的電荷會經由 R_{ON} 放電，使得 $V_o = 0$ V。





圖 10.9 (b)



10.3 CMOS 反相器特性

- 理論上，我們可以求得VTC上斜率等於-1所對應的兩個輸入電壓，即可容許之最大低電位輸入電壓 V_{IL} 及可容許之最小高電位輸入電壓 V_{IH} 。假定 Q_n 和 Q_p 的臨界電壓分別為 V_{tn} 和 V_{tp} ，並且 $V_{tn} = |V_{tp}| = V_t$ ，則 V_{IL} 及 V_{IH} 分別為

$$V_{IL} = \frac{3V_{DD} + 2V_t}{8} \quad (10.9)$$

$$V_{IH} = \frac{5V_{DD} - 2V_t}{8} \quad (10.10)$$





圖 10.8 (重複)




10.3 CMOS 反相器特性

- CMOS 反相器正常的低/ 高輸出電壓分別為：

$$V_{OL} = 0 \text{ V} \quad (10.11)$$

$$V_{OH} = V_{DD} \quad (10.12)$$




雜訊邊距

- CMOS 反相器的低/ 高電位雜訊邊距分別為：

$$NM_L = V_{IL} - V_{OL} = \frac{3V_{DD} + 2V_t}{8} \quad (10.13)$$

$$NM_H = V_{OH} - V_{IH} = \frac{3V_{DD} + 2V_t}{8} \quad (10.14)$$

- CMOS 反相器在高低電位有相同的雜訊邊距。



功率損耗

- CMOS 反相器有一個非常重要的特點，就是它的靜態功率損耗等於零，說明如下：
 - 當 $V_i = 0\text{ V}$ ，此時 Q_p 導通而 Q_n 不導通，並且輸出電壓 $V_o = V_{DD}$ 。因為 Q_n 不導通，故沒有電流由電源 V_{DD} 流出，所以功率損耗 $P = 0$ 。
 - 當 $V_i = V_{DD}$ ，此時 Q_n 導通而 Q_p 不導通，並且輸出電壓 $V_o = 0\text{ V}$ 。由於 Q_p 不導通，同樣沒有電流由電源 V_{DD} 流出，功率損耗 $P = 0$ 。
- 不管輸出電壓 V_o 處於高電位或低電位，整個電路不消耗任何功率，故靜態功率損耗為零。





圖 10.7 (重複)



功率損耗

- 雖然靜態功率損耗為零，但在高低電位轉換時，CMOS 反相器會消耗功率，故它的動態功率損耗不為零。圖10.10 中，假設電容 C 代表反相器輸出端的等效電容，包含反相器本身的寄生電容以及外接電路輸入端電容的總和。






圖 10.10



功率損耗

- 假定一開始 $V_i = V_{DD}$ ， $V_o = 0\text{ V}$ ，並且電容 C 未儲存任何電荷。當 V_i 由 V_{DD} 轉變為 0 V 時， Q_p 導通而 Q_n 不導通，電源 V_{DD} 經由 Q_p 向電容 C 充電，直到 $V_o = V_{DD}$ 為止。當 $V_o = V_{DD}$ ，此時儲存在電容 C 的電荷 q 為：

$$q = C \cdot V_{DD} \quad (10.15)$$
- 當 V_i 由 0 V 轉變為 V_{DD} 時， Q_n 導通而 Q_p 不導通，原先儲存在電容 C 的電荷 q 會經由 Q_n 放電，直到 $V_o = 0\text{ V}$ 為止。
- 每一次轉換期間 (V_o 由 $0\text{ V} \rightarrow V_{DD} \rightarrow 0\text{ V}$)，會從電源流出 $q = CV_{DD}$ 的電荷。



功率損耗

- 假如反相器每秒鐘平均轉換次數為 f ，則平均轉換週期 T 為：

$$T = \frac{1}{f} \quad (10.16)$$


- 由於平均在 T 時間內，有 $q = CV_{DD}$ 的電荷由電源 V_{DD} 流出，故由電源流出的平均電流 I 為：

$$I = \frac{q}{T} = \frac{CV_{DD}}{T} \quad (10.17)$$

- 反相器的平均功率損耗 P 為：

$$P = V_{DD} \cdot I = \frac{CV_{DD}^2}{T} = fCV_{DD}^2 \quad (10.18)$$

- 上式即 CMOS 反相器的動態功率損耗，它和平均轉換頻率 f 成正比，所以單位時間內轉換次數愈頻繁，所消耗的功率愈高。




例 1

例 1

假設 CMOS 反相器輸出端等效電容 $C = 10 \text{ pF}$ ，每秒轉換頻率 $f = 1 \text{ MHz}$ ，電源電壓 $V_{DD} = 10 \text{ V}$ ，計算其平均功率損耗。

解：

$$P = fCV_{DD}^2 = 10^6 \cdot 10^{-11} \cdot (10)^2 = 1(\text{mW})$$




傳輸延遲

- 圖10.10 中，CMOS 反相器的傳輸延遲和輸出端的等效電容 C 有關，而電容 C 的大小和外接邏輯閘的個數有關。假設 CMOS 反相器外接 n 個邏輯閘，並且每個邏輯閘輸入端的寄生電容皆相同，則等效電容 C 可以表示為：


$$C = C_{\text{out}} + n \cdot C_{\text{in}} \quad (10.19)$$

C_{out} ：反相器本身輸出端的寄生電容量

C_{in} ：每個外接邏輯閘輸入端的寄生電容量




◆ 圖 10.10 (重複)



傳輸延遲

- 圖10.10 中，假定 $t < 0$ 時，輸入電壓 $V_i = V_{DD}$ ，輸出電壓 $V_o = 0V$ 。在 $t = 0$ 時，假設瞬間由 V_i 變為 $0V$ ，造成 Q_n 不導通而 Q_p 導通，故 V_{DD} 經由 Q_p 對電容 C 充電，使得 V_o 由 $0V$ 往上升至 V_{DD} 。
- 假設 k_p 為 Q_p 的 k 值， V_{tp} (負值) 為臨界電壓，並且 $|V_{tp}| = \alpha V_{DD}$ 。在 $0 \leq t \leq t_{PLH}$ 期間，詳細的分析得知電容 C 的平均充電電流 I_{avg} 為：

$$I_{avg} = \frac{k_p V_{DD}^2}{2} (1.75 - 3\alpha + \alpha^2) \quad (10.20)$$



傳輸延遲

- 於在 $\Delta t = t_{PLH}$ 期間，電容 C 的電壓由 $0V$ 上升至 $V_{DD}/2$ ，於是由電容 C 的電荷改變量(ΔQ) 和電壓改變量($\Delta V = V_{DD}/2$) 之間的關係，我們得到：


$$\Delta Q = C \cdot \Delta V = C \cdot \frac{V_{DD}}{2} \quad (10.21)$$

- 在 $\Delta t = t_{PLH}$ 的期間，平均充電電流為 I_{avg} ，電荷改變量為 ΔQ ，於是我們得到：

$$\Delta Q = I_{avg} \cdot t_{PLH}$$

- 因此， t_{PLH} 為：

$$t_{PLH} = \frac{\Delta Q}{I_{avg}} = \frac{C}{k_p V_{DD} (1.75 - 3\alpha + \alpha^2)} \quad (10.22)$$



傳輸延遲

- CMOS 反相器由高電位轉換至低電位的傳輸延遲 t_{PLH} 也可以類似方式求得，表示為：


$$t_{PLH} = \frac{C}{k_n V_{DD} (1.75 - 3\alpha + \alpha^2)} \quad (10.23)$$

其中 k_n 為 Q_n 的 k 值， V_{tn} 為臨界電壓，並且假定 $V_{tn} = |V_{tp}| = \alpha V_{DD}$ 。整體電路的傳輸延遲 t_p 為 t_{PLH} 和 t_{PHL} 的平均值，表示為：

$$t_p = \frac{1}{2} (t_{PLH} + t_{PHL}) \quad (10.24)$$


我們得到：

$$t_p = \frac{C}{2V_{DD} (1.75 - 3\alpha + \alpha^2)} \cdot \left(\frac{1}{k_n} + \frac{1}{k_p} \right) \quad (10.25)$$



傳輸延遲


- t_p 與 V_{DD} 成反比而與 C 成正比，原因是 V_{DD} 愈高，充電速度愈快，而 C 愈大，充電速度愈慢。
- V_{DD} 愈高則功率損耗愈大，所以功率損耗與速度之間必須適當取捨。




例 2

例 2

圖 10.10 中，假設 $V_{DD} = 10\text{ V}$ ，CMOS 反相器輸出端寄生電容 $C_{out} = 1\text{ pF}$ ，每個外接邏輯閘輸入端寄生電容 $C_{in} = 2\text{ pF}$ ；FET 參數為： $k_n = k_p = 1\text{ mA/V}^2$ ， $V_{tn} = |V_{tp}| = \alpha V_{DD}$ ， $\alpha = 0.2$ 。在外接十個邏輯閘的情況下，計算其傳輸延遲。



◆ 圖 10.10 (重複)



例 2


解：

首先，由 (10.19) 式得到輸出端等效電容 C 為：

$$C = C_{out} + 10 \cdot C_{in} = 21(\text{pF})$$

接著，由 (10.25) 式得到傳輸延遲 t_p 為：

$$t_p = \frac{C}{2V_{DD}(1.75 - 3\alpha + \alpha^2)} \left(\frac{1}{k_n} + \frac{1}{k_p} \right) = 1.76(\text{ns})$$




延遲 – 功率乘積

- 利用(10.18) 和(10.25) 式，我們得到CMOS 反相器的延遲 - 功率乘積(DP) 為：


$$DP = t_p \cdot P = \frac{fC^2V_{DD}}{2 \cdot (1.75 - 3\alpha + \alpha^2)} \cdot \left(\frac{1}{k_n} + \frac{1}{k_p} \right) \quad (10.26)$$

- DP 和 C^2 成正比，並隨 f 及 V_{DD} 上升而增加。由於數位電路的工作頻率 f 愈來愈高，欲降低DP 值必須降低 V_{DD} ，所以降低電源電壓一直是IC 設計努力的方向。



扇出數


- 在實際應用時，一個數位邏輯電路的輸出端可能外接個數不一的邏輯閘，而外接邏輯閘的個數稱為**扇出數**(fanout)。
- CMOS 邏輯電路的輸入端是MOSFET 的G 極，由於G 極電流 $I_G = 0$ ，所以外接邏輯閘不會影響輸出電壓的準位。
- 理論上CMOS 邏輯電路的fanout 可以趨近無限大，這是它的優點。在實際應用上，當外接的邏輯閘數量增加時，輸出端的等效電容 C 隨之增加，造成轉換速度變慢。所以隨不同的速度要求，CMOS 邏輯電路的扇出數仍有限制。



例 3

例 3

在例 2 中，若傳輸延遲 t_p 必須小於 3 ns，估算輸出端最多可外接邏輯閘的個數。



例 3

解：

由 (10.25) 式得知：


$$t_p = \frac{C}{2V_{DD}(1.75 - 3\alpha + \alpha^2)} \left(\frac{1}{k_n} + \frac{1}{k_p} \right) \leq 3(\text{ns})$$

$$\Rightarrow C \leq 35.7(\text{pF})$$

因為 $C = C_{\text{out}} + nC_{\text{in}}$ ，並且 $C_{\text{out}} = 1 \text{ pF}$ ， $C_{\text{in}} = 2 \text{ pF}$ ，於是得到：


$$n \leq 17$$

因此，輸出端最多可接 17 個邏輯閘。



CMOS 邏輯電路

- 瞭解CMOS 反相器的工作原理之後，我們接著學習如何做出反及閘(NAND gate)、反或閘(NOR gate)和異或閘(EXOR gate) 等邏輯閘(logic gate)。
- 有了這幾個基本的邏輯閘，利用布林代數(Boolean algebra) 便可以組合任何數位邏輯電路。



CMOS 邏輯電路

- 圖10.11 是CMOS 反或閘的電路，其中A 和B 是輸入電壓，Y 是輸出電壓。
 - 當 $A = 0\text{ V}$ 且 $B = 0\text{ V}$ 時，兩個 p-channel MOSFET 導通並且兩個 n-channel MOSFET 不導通，故輸出Y 藉由p-channel MOSFET 連接到 V_{DD} ，使得 $Y = V_{DD}$ 。
 - 在其他情形下，至少有一個 n-channel MOSFET 導通和一個 p-channel MOSFET 不導通，故輸出Y 藉由n-channel MOSFET 連接到地，使得 $Y = 0\text{ V}$ 。





圖 10.11



CMOS 邏輯電路

- 假定 V_{DD} (高電位) 代表邏輯“1”，0 V (低電位) 代表邏輯“0”，則輸出Y 可以表示為：

$$Y = \overline{A + B}$$

(10.27)

即NOR gate 的功能。





圖 10.11



反及閘

- 圖10.12 是CMOS 反及閘的電路，其中A 和B 是輸入電壓，Y 是輸出電壓。
 - 當 $A = V_{DD}$ 且 $B = V_{DD}$ 時，兩個 p-channel MOSFET 不導通並且兩個 n-channel MOSFET 導通，故輸出Y 藉由 n-channel MOSFET 連接到地，使得 $Y = 0 \text{ V}$ 。





圖 10.12




反及閘

- 在其他情形下，至少有一個 n-channel MOSFET 不導通和一個 p-channel MOSFET 導通，故輸出 Y 藉由 p-channel MOSFET 連接到 V_{DD} ，使得 $Y = V_{DD}$ 。
- 它的邏輯功能為：

$$Y = \overline{A \cdot B} \quad (10.28)$$

即 NAND gate 的功能。



異或閘


- 圖 10.13 是異或閘的電路，它有八個輸入電壓，其中 $\bar{A}$ 和 $\bar{B}$ 表示 A 和 B 的反相電壓。

- 當 $(A = V_{DD}, B = 0 \text{ V})$ 或 $(A = 0 \text{ V}, B = V_{DD})$ ，則輸出 $Y = V_{DD}$ 。
- 當 $(A = 0 \text{ V}, B = 0 \text{ V})$ 或 $(A = V_{DD}, B = V_{DD})$ ，則輸出 $Y = 0 \text{ V}$ 。


- 它的邏輯功能為：

$$Y = A \cdot \bar{B} + \bar{A} \cdot B \quad (10.29)$$

即 EXOR gate 的功能。




◆ 圖 10.13




傳輸閘邏輯電路

- 我們接著介紹另一種類型的數位電路，它以不同的想法完成邏輯功能，所使用的是FET 類比開關 (analog switch)。類比開關除應用在類比信號外，也可以用在數位邏輯，稱為**傳輸閘邏輯** (transmission-gate logic)。
- 圖10.14 是一個傳輸閘邏輯電路的示意圖，其中A和B 是輸入電壓， $\bar{A}$ 和 $\bar{B}$ 是A和B 的反相電壓，並且B 和 $\bar{B}$ 分別控制類比開關 S_2 和 S_1 。




◆ 圖 10.14



傳輸閘邏輯電路

- 當 $B = 1$ (高電位)，開關 S_2 閉合 (close)；此時 $\bar{B} = 0$ (低電位)，故開關 S_1 打開(open)；所以輸出 $Y = \bar{A}$ 。
- 當 $B = 0$ 並且 $\bar{B} = 1$ ，此時 S_1 閉合而 S_2 打開，所以輸出 $Y = A$ 。
- 以上電路的邏輯功能為：

$$Y = A \cdot \bar{B} + B \cdot \bar{A} \quad (10.30)$$



傳輸閘邏輯電路

- 圖10.14中，若 S_1 及 S_2 以類比開關取代，則成為圖10.15的傳輸閘邏輯電路。圖10.15只用四顆FET而圖10.13需要八顆FET，故它的結構比較簡單。






圖 10.15



10.5 反相器的應用

- 除作為數位邏輯閘完成反相功能外，利用反相器的特性加上一些想法，可以做出其他有用的電路，以下是反相器常見的應用。



環形振盪器

- 利用反相器本身存在傳輸延遲，使得輸出電壓 V_o 無法隨輸入電壓 V_i 瞬間改變的特性，我們可以串接 n 個反相器($n \geq 3$ ， n 為奇數)成為一個環型振盪器(ring oscillator)。圖10.16將三個反相器串接，並將第三個反相器的輸出端接回第一個反相器的輸入端，形成一個迴路。這個迴路會自然產生方波信號，其工作原理說明如下：






圖 10.16




環形振盪器

- 假定在 $t = 0$ ，三個反相器的輸出電壓分別為 $V_1 = 0V$ ， $V_2 = V_{DD}$ ， $V_3 = 0V$ 。
 - 當 $t > 0$ ，由於 $V_3 = 0V$ ，所以在一個傳輸延遲(t_p)之後， V_1 會由 $0V$ 轉變為 V_{DD} ，即 $t = t_p$ 時，第一個反相器的輸出電壓由 $V_1 = 0V$ 轉變為 $V_1 = V_{DD}$ ，而 V_2 、 V_3 仍維持不變。
 - 接著，由於 $V_1 = V_{DD}$ ，所以在一個傳輸延遲之後，即 $t = 2t_p$ 時，第二個反相器的輸出電壓 V_2 會由 V_{DD} 轉變為 $0V$ ，而 V_1 、 V_3 維持不變。



環形振盪器

- 接下來，由於 $V_2 = 0\text{ V}$ ，所以在一個傳輸延遲之後，即 $t = 3t_p$ 時，第三個反相器的輸出電壓 V_3 會由 0 V 轉變為 V_{DD} ，而 V_1 、 V_2 維持不變。
- 依照相同的邏輯，在 $t = 4t_p$ 時， V_1 會由 V_{DD} 轉變為 0 V ，而 V_2 、 V_3 維持原狀.....。




環形振盪器

- 以上分析顯示，每個反相器會依序改變狀態，並且每隔 $3t_p$ 的時間改變一次電壓。
- 任何一個反相器的輸出端都可以得到一個方波信號，其週期(T)及頻率(f)分別為：

$$T = 2 \cdot 3t_p = 6t_p$$

$$f = \frac{1}{T} = \frac{1}{6t_p}$$




環形振盪器

- 依照相同的邏輯推演，假設迴路中有 n 個反相器(n 必須為奇數)，則所得方波信號的週期及頻率分別為：

$$T = 2n \cdot t_p \quad (10.31)$$

$$f = \frac{1}{2n \cdot t_p} \quad (10.32)$$

- 以在 t_p 固定的情況下，利用 n 可以控制頻率，故 ring oscillator 是數位IC 中產生方波信號的簡便方法。




例 4

例 4

假設環型振盪器中，反相器的 $t_p = 1 \text{ ns}$ ，

- (1) 欲得到 $f = 100 \text{ MHz}$ 的方波信號，需串接幾個反相器？
- (2) 欲得到 $f = 1 \text{ MHz}$ 的方波信號，需串接幾個反相器？




例 4

解：

由 (10.32) 式得到：


$$(1) f = \frac{1}{2nt_p} \Rightarrow n = \frac{1}{2ft_p} = \frac{1}{2 \cdot 10^8 \cdot 10^{-9}} = 5$$

$$(2) n = \frac{1}{2ft_p} = \frac{1}{2 \cdot 10^6 \cdot 10^{-9}} = 500 \text{ (因為 } n \text{ 必須是奇數，故需選擇 } n = 499 \text{ 或 } n = 501)$$




環形振盪器

- ring oscillator 很容易產生高頻方波信號，但要得到低頻方波信號需串接非常多個反相器，所以不適合產生低頻方波信號。




反相放大器

- 圖10.8 是CMOS 反相器的電壓轉換曲線(VTC)，可以發現在高低電位轉換區間，轉換曲線有很大的斜率(斜率為負值)。
- 假如能將輸入電壓 V_i 偏壓在斜率很大的地方，則 V_i 的小變動就會造成輸出電壓 V_o 的大變動，因此可以利用反相器來放大信號，並且它的增益是負值。




◆ 圖 10.8 (重複)



反相放大器

- 假設輸入電壓 V_i 含有一個直流偏壓 V_{bias} 加上一個交流小信號 v_x ，即：
$$V_i = V_{bias} + v_x$$
- 假如我們能夠設計電路使得 $V_{bias} = V_{DD}/2$ ，則交流小信號 v_x 將被反相放大，此時反相器就變成反相放大器。但如何使 $V_{bias} = V_{DD}/2$ 是設計上的難題，因為 V_{bias} 只要有一點點誤差，便落入斜率不大的區間。



反相放大器

- 圖10.17 中，我們由CMOS 反相器輸出端接一顆電阻 R_M 到輸入端，結果會使輸入端「自動產生」一個直流偏壓 V_{bias} ，並且 $V_{bias} = V_{DD}/2$ 。
- 有了這個電路之後，反相器就成為反相放大器，有時在數位電路中臨時需要放大信號時，便可以派上用場。





圖 10.17



簡單比較器

- CMOS 反相器也可以作為比較器(comparator)。
- 圖10.18的電路中， V_i 是輸入的類比信號(analog signal)，它的波形毫無規律性，也沒有一定的電壓。






圖 10.18



簡單比較器

- 我們假設當 $V_i < V_{DD}/2$ ，則輸出電壓 $V_o \cong V_{DD}$ ；若 $V_i > V_{DD}/2$ ，則 $V_o \cong 0\text{ V}$ ；所以反相器可作為簡單比較器，可以應用在許多控制電路上。
- 例如輸入 V_i 可能是代表溫度的信號，當它超過或低於 $V_{DD}/2$ 時，反相器會輸出不同的電壓準位，可作為啟動或關閉冷氣的信號。



簡單比較器

- 反相器作為比較器的缺點，是它的參考電壓 $V_{ref} = V_{DD}/2$ ，使用上有時不太方便。
- 若輸入信號落在模糊區間 ($V_{IL} \leq V_i \leq V_{IH}$)，則輸出信號的電壓不明確，這是利用反相器作為比較器必須注意的地方。