

Adaptive System-Level GFL/GFM Switching

Event-triggered finite-control-set
predictive supervisor

สำหรับ IEEE 14-bus: 1 SG + 4 IBR

แนวทางพัฒนาต่อจาก AGSI++ local switching

4 สิงหาคม 2569

1. Feedback ที่ต้องตอบให้ตรงประเด็น

ข้อจำกัดของวิธีปัจจุบัน

AGSI++ เป็นดัชนีความเครียด ราย IBR แล้วใช้ threshold, hysteresis และ dwell สั่ง state machine

- ▶ มี $V, f, \text{RoCoF}, P, SCR, v_q, GRA$ แต่เป็นข้อมูล local
- ▶ ไม่ได้เลือกจากผลกระทบต่อโครงข่ายทั้งระบบ
- ▶ เมื่อถึงเกณฑ์จึงเปลี่ยนโหมดตามกฎที่ออกแบบไว้ล่วงหน้า

คำถามวิจัยใหม่

ก่อนสลับ เราจะรู้ได้อย่างไรว่า ควรสลับตัวใด
กี่ตัว และใครเป็น reference leader
เพื่อให้ระบบโดยรวมปลอดภัยที่สุด?

PROPOSED เพิ่ม adaptive system-level supervisor
เหนือ AGSI++

2. แยกให้ชัด: ของที่มีแล้วกับของที่จะพัฒนา

ชั้นควบคุม	สถานะปัจจุบัน	งานที่จะเพิ่ม
Local indicator	AGSI++ คำนวณ stress ราย IBR	ใช้เป็น event trigger และข้อมูลประกอบ
Local state machine	GFL/GFM, threshold, dwell, hysteresis	คงไว้เป็น safety interlock
Reference transaction	SG-trip override และ SG handback	ให้ supervisor เลือก leader/ชุด GFM
System decision	ยังไม่มีเปรียบเทียบ mode ทั้งระบบ	ประเมิน candidate จาก full-network state
Prediction	ไม่มี look-ahead ก่อน commit	จำลอง candidate ช่วงสั้นก่อนเลือก

ขอบเขตงานรอบถัดไป

พัฒนา logic การเลือกโหมดเท่านั้น; ไม่เพิ่ม AVR, ไม่ใช้ BO/LLM ในวงรอบสั่งสวิตช์ และไม่เปลี่ยนสมการ SG/IBR ที่ตรวจแล้ว

3. Method คืออะไร?

ชื่อที่เสนอ

Event-Triggered Finite-Control-Set Predictive Supervisor (ET-FCSPS)

Event-triggered

ทำงานเมื่อ AGSI/event/topology เปลี่ยน
ไม่ค้นหาทุก integration step

Finite control set

ตัวเลือกเป็น binary mode vector
ที่แจกแจงได้ครบ ไม่ต้องหา optimum บน
space ต่อเนื่อง

Predictive

ใช้แบบจำลองโครงข่ายทำนายผลช่วงสั้นก่อน
commit คำสั่งจริง

AGSI++ “ขอพิจารณาสลับ” $\neq$ “สั่งสลับทันที”

นำแนวคิด finite-action prediction มาปรับใช้ที่ระดับ supervisory mode selection ไม่ใช่ converter-level semiconductor switching

4. ตัวแปรตัดสินใจ: 16 mode combinations

สำหรับ IBR 4 ตัว กำหนด

$$\mathbf{m} = [m_1, m_2, m_3, m_4] \in \{0, 1\}^4, \quad 0 = \text{GFL}, 1 = \text{GFM}.$$

- ▶ มี candidate ทั้งหมด $2^4 = 16$ รูปแบบ
- ▶ ถ้า SG offline เพิ่มตัวแปร owner $r \in \{1, 2, 3, 4\}$
- ▶ บังคับ $m_r = 1$ และมี reference owner เพียงหนึ่งตัว
- ▶ ตัด candidate ที่ละเมิด dwell/lockout ก่อนจำลอง

ตัวอย่าง

$[0000]$	all GFL
$[1000]$	IBR1 GFM
$[1010]$	IBR1,3 GFM
$[1111]$	all GFM

ไม่ใช่ PF slack

owner คือ angle/frequency reference ของ island;

ทุกอุปกรณ์ยังอยู่ใน full KCL

5. Controller ต้องมองอะไรทั้งระบบ?

สถานะโครงข่าย

- ▶ $V_{\min}$, $V_{\max}$ และ voltage violation ทุกบัส
- ▶ topology, island, สายที่เปิด และ electrical distance
- ▶ line loading และ short-circuit strength
- ▶ SG/reference availability: GRA


สมดุลและ headroom

- ▶ frequency/COI frequency และ RoCoF
- ▶ $\Delta P = P_{gen} - P_{load} - P_{loss}$
- ▶ Q requirement และ reactive reserve
- ▶ P/Q headroom, current limit และ energy availability ของ IBR

ข้อควรระวัง

“กำลังรวม” ต้องรวม network losses และใช้ sign/base เดียวกัน ไม่ใช่บวกค่า P จากกราฟโดยตรง

6. ลำดับการทำงานของ ET-FCSPS



ใช้เฉพาะ accepted production states; candidate trial ห้ามแก้ state จริงก่อน transaction commit

7. ผลลัพธ์ที่คาดหวัง: ประโยชน์ที่ต้องพิสูจน์

1. ลดการสลับที่ไม่จำเป็น

เลือกชุดที่ผ่าน gate โดยใช้ GFM และสลับเท่าที่จำเป็น

วัด: switch count, GFM-on time, chatter

2. ลด voltage/frequency transient

ทำนายก่อน commit และ reject ชุดที่ excursion สูง

วัด: peak $|\Delta f|$, RoCoF, V violation, settling

3. ลด current/limiter stress

ตรวจ current limit และ reserve ก่อนจัดอันดับ

วัด: $\max |I|/I_{max}$, limiter dwell, reserve margin

สถานะของข้อความข้างบน

เป็น testable hypotheses ไม่ใช่ผลลัพธ์: ต้องเทียบกับ AGSI-only baseline โดยใช้ case, event, parameter, Δt และ gate เดียวกัน

4. ทำ switch/handback ให้นุ่มขึ้น

เปรียบเทียบ jump ของ candidate ก่อน atomic commit

วัด: $\Delta P, \Delta Q, \Delta I, \Delta \theta$ ที่ event

5. รักษา reference continuity

บังคับทุก energized island มี owner หนึ่งตัว

วัด: no-reference duration ต้องเป็นศูนย์

6. อธิบายคำสั่งย้อนหลังได้

บันทึก gate, prediction, cost และ tie-break ทุกชุด

วัด: decision table reproduce ได้จาก accepted state

8. ขั้นที่ 1: feasibility gates ก่อนจัดอันดับ

Candidate $c = (m, r)$ ต้องผ่านทุก hard constraint:

$$g_{KCL}(c) : \|F(x, y, c)\|_{\infty} \leq \varepsilon_{KCL},$$

$$g_V(c) : V_{min}^{lim} \leq |V_b| \leq V_{max}^{lim} \quad \forall b,$$

$$g_I(c) : |I_i| \leq I_{i,max} \quad \forall i,$$

$$g_R(c) : P_{reserve}, Q_{reserve} \text{ ไม่ติดลบ},$$

$$g_{ref}(c) : \text{ทุก energized island มี reference owner หนึ่งตัว},$$

$$g_{hyb}(c) : \text{ไม่ละเมิด dwell, lockout และ state-transfer contract}.$$

หลัก fail-closed

ถ้าไม่มี candidate ผ่าน ห้ามเลือก “ตัวที่ cost น้อยที่สุด” จากชุดที่ผิด constraint; ต้องใช้ safe fallback ที่ประกาศไว้และบันทึกเหตุผล

9. ขั้นที่ 2: prediction และ objective

สำหรับ candidate ที่ผ่าน gate ทำนายช่วง T_p แล้วคำนวณ

$$J(c) = w_V J_V + w_f J_f + w_R J_{RoCoF} + w_P J_{\Delta P} + w_Q J_{Q,res} + w_N N_{GFM} + w_S N_{switch}.$$

- ▶ J_V : integral/max ของ voltage violation ทั้งระบบ
- ▶ J_f, J_{RoCoF} : frequency security
- ▶ $J_{\Delta P}$: active-power imbalance รวม losses
- ▶ $J_{Q,res}$: reactive reserve shortage
- ▶ N_{GFM} : ไม่เปิด GFM เกินจำเป็น
- ▶ N_{switch} : ลด chatter/wear
- ▶ tie-break: residual, reserve margin, index ลำดับ IBR

Numerical-integrity contract

นิยาม normalization, weight, horizon และ tie-break ก่อนดูผล; ห้าม tune เพื่อให้ scenario ที่ต้องการชนะ

10. Reference leader และ coordinated transaction

เมื่อ $SG \text{ trip} / GRA = 0$

1. freeze accepted state และสร้าง candidate
2. เลือก GFM set พร้อม owner r
3. map state ให้ทุก branch
4. solve right-limit KCL
5. commit ทั้ง transaction แบบ atomic

เมื่อ SG จะกลับ

1. restore topology/load ตาม event contract
2. ตรวจ $\Delta V, \Delta f, \Delta \theta$ ครบ dwell
3. close SG และ solve right-limit KCL
4. handback reference แบบ bumpless
5. ให้ supervisor ประเมิน all-GFL ใหม่

AGSI ไม่ได้ถูกยกเลิก: เป็น local evidence; transaction coordinator เป็นผู้อนุมัติคำสั่งระดับระบบ

11. ตัวอย่างการตอบสนองที่คาดหวัง (ยังไม่ใช่ผล)

เหตุการณ์	AGSI local	การประเมินระบบ	คำสั่งที่เป็นไปได้
no event	ต่ำทุกตัว	voltage/power/reference ผ่าน	คง all-GFL
load step เบา	บางตัวสูงขึ้น	reserve ยังเพียงพอ	ไม่สลับ หรือ GFM 1 ตัว
fault เฉพาะจุด	IBR ใกล้ fault สูง	ทดสอบตำแหน่งและ voltage support	เลือก GFM ใกล้พื้นที่อ่อน
SG trip	$GRA = 0$	island ต้องมี reference	เลือก owner และ GFM set แบบ atomic
SG reclose	index อาจยังสูง	sync guard + predicted handback	คืน SG reference แล้วลด GFM

สิ่งที่ต้องพิสูจน์ด้วยการจำลอง

คำสั่งข้างต้นเป็น design hypothesis; controller อาจเลือกต่างออกไปตามผล feasibility/prediction จริง

12. ทำไมเหมาะกว่าการใช้ BO เป็น online switcher?

ประเด็น	Bayesian optimisation	ET-FCS predictive supervisor
โจทย์หลัก	หา optimum ของ expensive black-box objective	เลือก action จาก finite set ภายใต้ state ปัจจุบัน
คำตอบต่อ event	อาศัย surrogate/acquisition ที่เรียนจาก samples	ประเมิน admissible actions ที่แจกแจงไว้โดยตรง
hard constraints	ต้องออกแบบ constrained BO เพิ่ม	reject candidate ก่อน ranking ได้ชัดเจน
traceability	ต้องอธิบาย surrogate และ uncertainty	แสดง gate, prediction และ cost ของทุก candidate
ข้อมูลฝึก	ต้องมี evaluations เพียงพอ	ไม่ต้องฝึก model เพิ่ม; ใช้ project plant model
ข้อเสีย	exploration และผลขึ้นกับ prior/kernel	computation โตตาม candidate/horizon

ข้อสรุปที่อ้างได้ว่าเป็นธรรม

ไม่ได้ “ดีกว่า BO ทุกกรณี” แต่เหมาะกว่ากับ decision set 16 รูปแบบที่ต้อง deterministic, constraint-aware และ audit ได้; BO ยังเหมาะกับ offline design study

13. ลดเวลาคำนวณอย่างไรให้ใช้งานได้

1. **Event-triggered:** ไม่เรียก controller ทุก Δt
2. **Logical pruning:** ตัด mode ที่ผิด dwell, owner หรือ topology
3. **Algebraic screening:** ใช้ PF/KCL และ reserve gate ก่อน
4. **Sensitivity ranking:** ใช้ voltage/electrical-distance screening ที่ตรวจ oracle แล้ว
5. **Short horizon:** จำลองเฉพาะ finalist และหยุดทันทีเมื่อผิด gate
6. **Cache แบบ read-only:** reuse equilibrium ที่มี provenance เดียวกันเท่านั้น

16 candidates



3-5 finalists




short TDS

ข้อจำกัดสำคัญ

production 160-s ปัจจุบันใช้เวลาประมาณ 80 นาที จึงต้องมี profiling/runtime gate ก่อนกล่าวถึง real-time deployment

14. Roadmap การพัฒนา



► Phase 1: state/input/base/sign/schema

► Phase 2: global V, P, Q, f , reserve, topology

► Phase 3: 16-action deterministic oracle

► Phase 4: predictor + cost provenance

► Phase 5: atomic switch/rollback/fallback

► Phase 6: multi-event, dt/runtime sensitivity

15. Predeclared verification matrix

Gate	ต้องตรวจอะไร	หลักฐานผ่าน
Unit/oracle	enumeration ครบและ tie-break deterministic	16 vectors ไม่ซ้ำ, ผล repeatable
Metric identity	$P/Q/loss/reserve$ ใช้ base/sign ถูกต้อง	เทียบ direct KCL identities
Feasibility	candidate ผิด constraint ถูก reject	injected counterexamples
Hybrid transaction	state mapping/right-limit/rollback	no partial commit, finite residual
Behaviour	no-event, fault, load, SG trip/reclose	เลือก mode มีเหตุผลและไม่มี chatter
Numerical	Δt , horizon, finite-difference sensitivity	รายงานความต่าง ไม่ tune tolerance
Runtime	deadline และจำนวน candidate TDS	percentile runtime + fail-closed timeout

ผ่านทั้งหมดก่อนเทียบ performance กับ BO

16. แนวคิดที่เราจะพัฒนาต่อ

แนวคิดหลัก

ให้ AGSI++ ทำหน้าที่ตรวจจับความผิดปกติราย IBR แล้วใช้ ET-FCS predictive supervisor วิเคราะห์สถานะทั้งโครงข่าย เพื่อเลือกชุด GFL/GFM และ reference leader ก่อนสั่งสลับจริง

สิ่งที่คาดว่าจะได้

- ▶ ตัดสินใจจากสถานะทั้งระบบ ไม่ใช่ threshold อย่างเดียว
- ▶ เลือกจำนวนและตำแหน่ง GFM เท่าที่จำเป็น
- ▶ ลด transient และการสลับที่ไม่จำเป็น
- ▶ อธิบายเหตุผลของคำสั่งย้อนหลังได้

ประเด็นที่ต้องพิสูจน์จากผลจำลอง

- ▶ prediction ต้องเร็วพอก่อนถึงเวลาสั่งสลับ
- ▶ voltage, frequency และ current transient ลดลงจริง
- ▶ ผลไม่ไวเกินไปต่อ horizon, weight และ Δt
- ▶ ทุก transaction ผ่าน KCL และไม่มี switching chatter

แหล่งอ้างอิงหลักและขอบเขตการอ้างอิง

1. J. Rodriguez et al., “State of the Art of Finite Control Set Model Predictive Control in Power Electronics,” *IEEE Transactions on Industrial Informatics*, vol. 9, no. 2, pp. 1003–1016, 2013. DOI: 10.1109/TII.2012.2221469.
2. P. I. Frazier, “A Tutorial on Bayesian Optimization,” arXiv:1807.02811, 2018.
3. J. Snoek, H. Larochelle, and R. P. Adams, “Practical Bayesian Optimization of Machine Learning Algorithms,” *NeurIPS* 25, 2012.
4. สมการ plant, AGSI++, full-KCL และ event transaction ที่กล่าวถึงในสไลด์ อ้างจาก implementation/derivation ภายในโครงการ; ET-FCSPS เป็น PROJECT-DERIVED PROPOSAL ที่ยังไม่ implement

ขอบเขต

เอกสารนี้เสนอ architecture และ verification plan ไม่ใช่หลักฐานผล closed-loop ของ controller ใหม่