

## Circuitos secuenciales





#### Contenido

- Definición de circuito secuencial.
- Componentes del sistema secuencial (entradas, estado interno, lógica de estado siguiente, lógica de salida).
- Ejemplos con bloques comunmente utilizados: FFD, registros, contadores.
- Finite States Machines: definición, tipos de FSM y ejemplo arbiter.
- Actividades propuestas:
  - Actividad 1: diseño del contador universal.
  - Actividad 2: Arbiter Game
- Anexo 1: asignaciones bloqueantes vs no bloqueantes.





Introducción al Diseño Digital con EDU-CIAA-FPGA




Un circuito secuencial es aquel circuito que **utiliza elementos de memoria** para almacenar un **estado interno**. A diferencia de los circuitos combinacionales, donde la salida depende únicamente de sus entradas; las **salidas de los circuitos secuenciales** dependerán de su **estado interno** y (en algunos casos) de las **entradas**.

Para diseñar circuitos secuenciales es común emplear una **metodología sincrónica**, donde existe una **señal de clock** que es utilizada para **actualizar los elementos de memoria** de forma sincronizada. Los elementos de memoria serán entonces actualizados con el flanco ascendente o descendente del clock.

Con lo presentado hasta aquí, se pueden listar los elementos que componen un circuito secuencial:

- Entradas
- Memoria del estado interno
- Lógica del estado siguiente
- Lógica de salida





Tintroducción al Diseño Digital con EDU-CIAA-FPGA



Según las características de la lógica del estado siguiente, los circuitos secuenciales se pueden caracterizar como:

- **Regulares**: las transiciones entre estados exhiben un patrón regular, por ejemplo: contadores, registros de desplazamiento, etc.
- **FSM** (*Finite States Machine*): no hay un patrón regular para las transiciones entre estados. Ejemplo: detector de secuencia o trama, antirebote, árbitro, entre otros tantos.
- **FSMD** (*Finite States Machine with Datapath*): formada por un circuito regular (Data Path) y una FSM (Control Path).






## Flip Flop D


Introducción al Diseño Digital con EDU-CIAA-FPGA



# Componente elemental: Flip-Flop D

```
module ffd
(
   input wire clk,
   input wire d,
   output reg q
);
always @ (posedge clk)
   q <= d;
endmodule</pre>
```







# Componente elemental: Flip-Flop D


```
module ffd
(
   input wire clk,
   input wire d,
   output reg q
);
always @ (posedge clk)
   q <= d;
endmodule</pre>
```




Importante: notar el uso de asignaciones **no bloqueantes (q <= d)** para **inferir** correctamente un elemento de **memoria**.

## Componente elemental: Flip-Flop D con reset asincrónico y enable

```
module ffd arst en
  input wire clk,
  input wire d,
  input wire rst,
  input wire ena,
  output reg
always @ (posedge clk, posedge rst)
beain
  if(rst)
      q <= 1'b0;
  else if(ena)
      q \ll d;
end
endmodule
```











## Componente elemental: Flip-Flop D con reset sincrónico y enable

```
module ffd srst en
  input wire clk,
  input wire d,
  input wire rst,
  input wire ena,
  output reg
always @ (posedge clk)
beain
  if(rst)
      q <= 1'b0;
  else if(ena)
       q \ll d;
end
endmodule
```











#### FFD - Síntesis

#### Reportes de síntesis tomados de **vscode\_stdout.log**:

#### ffd

=== ffd ===

Number of wires:
Number of wire bits:
Number of public wires:
Number of public wire bits:
Number of memories:
Number of memory bits:
Number of processes:
Number of cells:
SB\_DFF

#### ffd\_arst\_en

=== ffd\_arst\_en ===

Number of wires:
Number of wire bits:
Number of public wires:
Number of public wire bits:
Number of memories:
Number of memory bits:
Number of processes:
Number of cells:
SB\_DFFER

#### ffd\_srst\_en








## Registros

Introducción al Diseño Digital con EDU-CIAA-FPGA



### Registros

```
module register
#(
   parameter N = 8
   input wire
                            clk,
   input wire [N-1:0]
                            d,
   input wire
                            rst,
   input wire
                            ena,
   output reg [N-1:0]
always @ (posedge clk, posedge rst)
begin
   if(rst)
      q <= {N{1'b0}};
   else if(ena)
      q \le d;
end
endmodule
```





### Registros: síntesis

```
module register
#(
   parameter N = 8
   input wire
                            clk,
   input wire [N-1:0]
                            d,
   input wire
                            rst,
   input wire
                            ena,
   output reg [N-1:0]
always @ (posedge clk, posedge rst)
beain
   if(rst)
       q \le \{N\{1'b0\}\};
   else if(ena)
       a <= d;
end
endmodule
```

```
=== register ===
                Number of wires:
                Number of wire bits:
                Number of public wires:
  N=8
                Number of public wire bits:
                Number of memories:
                Number of memory bits:
                Number of processes:
                Number of cells:
                  SB DFFER
             === register ===
                Number of wires:
                Number of wire bits:
                                                 131
                Number of public wires:
N = 64
                Number of public wire bits:
                                                 131
                Number of memories:
                Number of memory bits:
                Number of processes:
                Number of cells:
                  SB DFFER
```

UTN **X** HAEDO

Introducción al Diseño Digital con EDU-CIAA-FPGA



Introducción al Diseño Digital con EDU-CIAA-FPGA



```
module counter
   parameter N = 8
   input wire clk,
   input wire rst,
   output max_tick,
   output [N-1:0] q
//Declaración de señales internas
reg [N-1:0] r_reg;
wire [N-1:0] r next;
//Actualización del estado interno:
always @ (posedge clk, posedge rst)
begin
  if(rst)
       r req <= 0;
   else
       r_reg <= r_next;
end
//Lógica del estado siguiente:
assign r_next = r_reg + 1;
//Lógica de salida:
assign q = r_reg;
assign max_tick = (r_reg == (2**N)-1) ? (1'b1) : (1'b0);
endmodule
```



```
//Lógica del estado siguiente:
assign r_next = r_reg + 1; -
//Lógica de salida:
                                                                           d[N-1:0]
assign q = r_reg;
                                                            1'b1
assign max_tick = (r_reg == (2**N)-1) ? (1'b1) : (1'b0);
                                                                                                       q[N-1:0]
                                                                                           REG
                                                                                clk
                              //Actualización del estado interno:
                              always @ (posedge clk, posedge rst)
                              begin
                                 if(rst)
                                                                                           rst
                                     r_reg <= 0;
                                 else
                                     r_reg <= r_next;
                              end
```

UTN 🕌 HAEDO

Tntroducción al Diseño Digital con EDU-CIAA-FPGA



```
//Lógica del estado siguiente:

assign r_next = r_reg + 1;
//Lógica de salida:
assign q = r_reg;
assign max_tick = (r_reg == (2**N)-1) ? (1'b1) : (1'b0);

Operador ternario: (condición) ? (val1) : (val2)
```


Si la condición se cumple, asigna **val1**, de lo contrario, asigna **val2**.




```
//Lógica de salida:
assign q = r_reg;
assign max_tick = &r_reg;
```

UTN **X** HAEDO

Operador de reducción: infiere la operación indicada por el operador entre todos los bits del operando. En este caso, se trata de una *reduction AND*, la cual aplica la operación **AND** a todos los bits de **r\_reg**. El resultado es un único bit, de ahí el nombre de "reducción".




**XNOR** 



UTN **X** HAEDO









UTN 🕌 HAEDO

ASE

Ejemplo: N = 8







```
module shift_register
#(
    parameter N=8
)
(
    input wire clk,
    input wire rst,
    input wire sh_in,
    output wire sh_out
);
```


```
//Declaración de señales:
reg [N-1:0] r_reg;
wire [N-1:0] r_next;
```

```
//Lógica del estado siguiente:
assign r_next = {sh_in,r_reg[N-1:1]};
//Lógica de salida:
assign sh_out = r_reg[0];
endmodule
```

```
//Actualización del estado interno:
always @ (posedge clk, posedge rst)
begin
  if(rst)
    r_reg <= {N{1'b0}};
  else
    r_reg <= r_next;
end</pre>
```







UTN 🕌 HAEDO

## Finite States Machines



Introducción al Diseño

Las FSM (del inglés Finite States Machines) son circuitos secuenciales con un **número finito de estados internos**, de forma tal que la **transición entre estos estados depende del estado actual y de las entradas** actuales. En general se trata de circuitos sincrónicos (con clock).


El enfoque de FSM es muy práctico y **utilizado para modelizar sistemas secuenciales complejos.** Todos los compiladores y sintetizadores de HDL pueden reconocer estas estructuras y optimizar su implementación.

## FSM – Tipos de máquinas de estados

Podemos distinguir dos tipos de máquinas de estado:

- **Máquinas de Moore**: La salida solo depende del estado interno.
- Máquinas de Mealy: La salida depende del estado interno y de las entradas.

Al momento de diseñar e implementar una máquina de estados, conviene empezar desde un diagrama que facilite su interpretación. Un ejemplo muy común es el uso de "diagramas de estados y transiciones":








## FSM – Implementación RTL

A nivel RTL, una forma sistemática y **prolija** de implementar FSM es dividiendo su comportamiento en **tres bloques always** (en Verilog):

- Un bloque combinacional (case-based) que determina el próximo estado (next\_state\_logic)
- Un bloque combinacional (case-based) que determina las salidas (output\_logic)
- Un bloque secuencial (clock & reset sensitive) que actualiza el estado interno (update\_state)








### Ejemplo FSM: Arbiter

Un *arbiter* es un bloque cuya función es **restringir el acceso de dos o más sistemas o procesos a un recurso compartido** (por ejemplo, un puerto E/S):



UTN **X** HAEDO

Digital con EDU-CIAA-FPGA

## Ejemplo FSM: Arbiter – I/O and parameters

```
module ARBITER
 //Fntradas
 input wire req1,
 input wire req2,
 //Reset
 input wire rst,
 //Clock
 input wire clk,
 //Salidas
 output reg gnt1,
 output reg gnt2
```

```
//Bits de representacion de estado
parameter N_BITS_STATE = 2;
//Estado actual
reg[N_BITS_STATE-1:0] state;
//Proximo estado
reg[N_BITS_STATE-1:0] next_state;
//Estados del sistema
localparam IDLE = 2'b00 ;
localparam GNT_1 = 2'b01 ;
localparam GNT_2 = 2'b10 ;
```







## Ejemplo FSM: Arbiter – Next state logic

```
always @(*) begin
 //Asignación de próximo estado
 case (state)
     IDLE : begin
        if (reg1==1'b1 && reg2==1'b0) begin
           next_state = GNT_1;
        end else if (reg2==1'b1 && reg1==1'b0) begin
           next state = GNT 2;
        end else begin
           next_state = IDLE;
        end
     end
```

```
GNT_1 :begin
        if (reg1==1'b1) begin
           next state = GNT 1;
        end else begin
           next_state = IDLE;
        end
     end
     GNT_2 : begin
        if (req2==1'b1) begin
           next state = GNT 2;
        end else begin
           next state = IDLE;
        end
     end
     //Caso por default
     default : next_state = IDLE;
  endcase
end
```



## Ejemplo FSM: Arbiter – Update logic

```
//Actualización sincróica del estado (bloque constante para todas las FSM)
always @(posedge rst or posedge clk) begin
  if (rst==1'b1) begin
    state <= IDLE;
end else begin
    state <= next_state;
end
end</pre>
```

Introducción al Diseño

## Ejemplo FSM: Arbiter – Output logic

```
//Definición combinacional de las
salidas segun el estado actual
always @(*) begin
   case (state)
     IDLE : begin
        qnt1 = 0;
        qnt2 = 0;
    end
     GNT_1 : begin
        ant1 = 1;
        qnt2 = 0;
     end
    GNT_2 : begin
        gnt1 = 0;
        gnt2 = 1;
    end
     default: begin
        gnt1 = 0;
        gnt2 = 0;
     end
  endcase
end
```

\*Observar que las salidas dependen solo del estado interno. La FSM codificada es entonces del tipo Moore.





### Actividades propuestas





### Ejercicio 1: Contador Universal

### Ejercicio 1: Contador Universal

rst	load	en	up	Q*	Operación		
1				0	Reset asincrónico		
0	1			D	Carga paralela		
0	0	1	1	Q+1	Cuenta ascendente		
0	0	1	0	Q-1	Cuenta descendente		
0	0	0		Q	Pausa		




UTN 🕌 HAEDO



### Ejercicio 2: Arbiter Game

UTN 🕌 HAEDO



#### Arbiter Game - salidas

	RESET	COUNTDOWN	IDLE	GNT_1	GNT_2	W1	W2	GAME END
gnt1	0	0	0	1	0	1	0	0
gnt2	0	0	0	0	1	0	1	0
cd_rst	1	0	1	1	1	1	1	1
w_rst	1	1	1	0	0	0	0	1
leds_rst	1	0	1	0	0	0	0	1
leds_sel	0	0	0	1	1	1	1	0



# Anexo 1: asignaciones bloqueantes





# Asignaciones bloqueantes y no bloqueantes


- Asignaciones bloqueantes ( = ): se ejecutan secuencialmente, una luego de la otra en los bloques always o initial. Se bloquea la ejecución de la sentencia siguiente hasta que la sentencia actual sea ejecutada, por tal motivo se las denomina bloqueantes. Se utiliza para inferir lógica combinacional o asignar valores a variables en bucles (for, while).
- Asignaciones no bloqueantes ( <= ): se ejecutan sin bloquear la ejecución de las sentencias siguientes. El valor en el operador derecho (RHS) se lee inmediatamente, pero se asigna al operador izquierdo (LHS) al final del *timestamp*. Cuando se utilizan asignaciones no bloqueantes, todos las variables del LHS se actualizan una vez que se leyeron los valores de todos los operandos en RHS. De esta forma, se evitan problemas cuando una misma variable aparece tanto en LHS como en RHS en diferentes asignaciones (por ejemplo, dos Flip-Flops en cascada). Se utiliza para inferir lógica secuencial.





## Asignaciones bloqueantes y no bloqueantes


Ejemplo: queremos sintetizar 3 FFD en cascada:



### Asignaciones bloqueantes y no bloqueantes

```
module bloqueante
         input data in,
         input clk in,
     req a;
     reg b;
     reg c;
     always @ (posedge clk in)
       a = data in;
       b = a;
       c = b;
     assign data out = c;
20
     endmodule
```

Ejemplo: mal uso de asignaciones bloqueantes para inferir lógica secuencial.






#### Asignaciones bloqueantes y no bloqueantes

```
module bloqueante
         input data in,
         input clk in,
     req a;
     reg b;
     reg c;
     always @ (posedge clk in)
       a = data in;
       b = a;
       c = b;
     assign data out = c;
20
     endmodule
```

Ejemplo: mal uso de asignaciones bloqueantes para inferir lógica secuencial.

UTN **X** HAEDO








### Asignaciones bloqueantes y no

bloqueantes

```
module no bloqueante
    input data in,
   input clk in,
reg a;
reg b;
reg c;
always @ (posedge clk in)
 a <= data in;
 b <= a:
 c <= b;
assign data out = c;
endmodule
```

Ejemplo: uso de asignaciones no bloqueantes para inferir lógica secuencial.

Aquí puede verse que el comportamiento corresponde a 3 FFD en cascada:







### ¡Gracias por su atención!



Tntroducción al Diseño Digital con EDU-CIAA-FPGA