

Verilog 第 2 次实验报告

学生姓名	杨滢	学号	2412266	指导老师	时晶磊
实验地点	南开大学津南校区实验楼 A 区 203			实验时间	12:30-14:00

1 always 语句和 assign 语句的区别

1. 意义层面

- always 语句是条件循环语句。它的执行需要**被触发**, 描述的是一个受控的过程。
- assign 语句是连续赋值语句。类似于电路上连一根导线, 同时标明这根线上的信号是什么, 直接地描述信号如何流动。

2. 语法层面:

- always 语句内部可以使用如 if-else 语句、case 语句等等
- assign 语句是一个简单的表达式

2 reg 类型变量和 wire 类型变量的区别

1. 意义层面

- wire 类型代表**物理连接线**, 不存储逻辑值, 必须由器件驱动,
- reg 类型是**存储数据的变量**, 在某种触发机制下赋值。

2. 赋值层面:

- wire 类型使用 assign 语句或直接连接。
- reg 类型在过程块内被赋值, 如在 always 块内。

3 真值表

$a[1]$	$a[0]$	$b[1]$	$b[0]$	equal
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0

$a[1]$	$a[0]$	$b[1]$	$b[0]$	equal
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

4 半加器、全加器、8 位加法器




图 1: 半加器




图 2: 全加器




图 3: 8 位加法器