

Verilog 第 3 次实验报告

学生姓名	杨滢	学号	2412266	指导老师	时晶磊
实验地点	南开大学津南校区实验楼 A 区 203			实验时间	12:30-14:00

1 nandgame

总耗时: 3h

收获: 学会了使用控制信号来选择数据路径; 学习了实现加法、减法、X+1、X-1 等操作, 理解了补码表示法的原理; 了解了如何根据标志位 (lt, eq, gt) 判断数值状态。

图 1: Switching




图 2: Arithmetic Logic Unit



2 简单运算模块


2.1 核心代码

```

1  wire [8:0] sum_temp;
2  assign sum_temp = ina + inb;
3  assign sumab = sum_temp[7:0];
4  assign sumflag = sum_temp[8];
5  wire [2:0] shift_amount;
6  assign shift_amount = inb[2:0];
7  assign leftshiftA = ina << shift_amount;
8  assign lessflag = (ina < inb) ? 1'b1 : 1'b0;
9  assign equalflag = (ina == inb) ? 1'b1 : 1'b0;
10 assign bitXorflag = ^ina;

```

2.2 波形图



测试用例	ina	inb	测试目的
TC1	100	50	基本运算验证
TC2	200	100	进位标志测试
TC3	85	85	相等比较测试
TC4	10	20	小于比较测试
TC5	8'b00000001	3	移位功能测试
TC6	8'b10101010	0	缩减异或测试
TC7	255	255	边界情况测试

表 1: 测试用例