

Verilog 第 4 次实验报告


学生姓名	杨滢	学号	2412266	指导老师	时晶磊
实验地点	南开大学津南校区实验楼 A 区 203			实验时间	12:30-14:00

1 32 位二进制数中 0 和 1 出现次数计数器

1.1 核心代码

```
1 integer i;
2 always @(*) begin
3     ones = 0;
4     for(i = 0; i < 32; i = i + 1) begin
5         if(x[i] == 1'b1) begin
6             ones = ones + 1;
7         end
8     end
9     zeros = 32 - ones;
10 end
```

1.2 波形图



测试用例	test_data
TC1	0
TC2	32'hFFFFFFFF
TC3	32'hAAAAAAAA


表 1: 测试用例

2 十分频器

2.1 核心代码

```
1 always @(posedge clk_in or posedge reset) begin
2     if (reset) begin
3         count <= 4'b0;
4         clk_out <= 1'b1;
5     end else begin
6         if (count == 4'd9) begin
7             count <= 4'b0;
8         end else begin
9             count <= count + 4'b1;
10        end
11        if (count == 4'd5) begin
12            clk_out <= 1'b0;
13        end else if (count == 4'd9) begin
14            clk_out <= 1'b1;
15        end
16    end
17 end
```

2.2 波形图



3 实验收获

通过具体实操加深了对非阻塞赋值方式的理解；学习了时序逻辑与组合逻辑的区别，时钟和复位信号的作用。