

# Verilog 第 5 次实验报告


|      |                     |    |         |      |             |
|------|---------------------|----|---------|------|-------------|
| 学生姓名 | 杨滢                  | 学号 | 2412266 | 指导老师 | 时晶磊         |
| 实验地点 | 南开大学津南校区实验楼 A 区 203 |    |         | 实验时间 | 12:30-14:00 |

## 1 32 位二进制数的乘法

### 1.1 代码

```
1 `timescale 1ns / 1ps
2 module multiplier(outcome,a,b);
3 parameter size=32;
4 output[2*size:1] outcome;
5 input[size:1] a,b;
6 reg[2*size:1] outcome;
7 integer i;
8 always@(a or b)
9 begin
10     outcome=0;
11     for(i=1;i<=size;i=i+1)
12         if(b[i])
13             outcome=outcome+(a<<(i-1));
14 end
15 endmodule
```

### 1.2 波形图



| 测试编号 | 输入 $a$ | 输入 $b$ | 预期输出 ( $a \times b$ ) | 说明                                 |
|------|--------|--------|-----------------------|------------------------------------|
| 1    | 0      | 0      | 0                     | 零乘零: $0 \times 0 = 0$              |
| 2    | 1      | 1      | 1                     | 单位乘法: $1 \times 1 = 1$             |
| 3    | 1      | 4      | 4                     | 小值测试: $1 \times 4 = 4$             |
| 4    | 4      | 1      | 4                     | 交换律测试: $4 \times 1 = 4$            |
| 5    | 10     | 15     | 150                   | 中等数值: $10 \times 15 = 150$         |
| 6    | 255    | 255    | 65025                 | 8 位最大值: $255 \times 255 = 65025$   |
| 7    | 12345  | 1      | 12345                 | 大数与 1 相乘: $12345 \times 1 = 12345$ |

表 1: 测试用例

### 1.3 实验收获

1. 掌握了无符号二进制数乘法的基本原理:

通过被乘数的左移与累加实现乘法。

```
1 outcome=outcome+(a<<(i-1));
```

2. 加深了对 verilog 中的 for 循环的理解:

always 块中使用 for 循环是将其展开为并行硬件结构。

```
1 for(i=1; i<=32; i=i+1)
```

展开为 32 个并行的判断与移位加操作。

3. 学会了参数化硬件生成技巧:

```
1 parameter size=32;
```

该语句配合 for 循环, 可以轻松地将乘法器扩展为不同的位宽。