概述

▶ 高速数字信号:

- ✓由信号的<mark>边沿速度</mark>决定,通常认为<mark>上升时间小于4倍信号传输延迟的信号称为高速数字信号</mark>。
- ✓错误的概念: 8KHz时钟信号是低速信号

>经典参考书:


- √ High Speed Digital Design A Handbook of Black Magic
- ✓ High-Speed Digital System Design A Handbook of Interconnect Theory and Design Practices
- ✓ Digital Signal Integrity Modeling and Simulation with Interconnects and Package

信号完整性(Signal Integrity, SI)

- >信号完整性主要关心两方面问题: 时序和质量
 - ✓信号是否在正确的时间内到达接收端?
 - ✓信号的质量是否符合要求?
- 〉信号完整性问题主要包括过冲、振铃、非单调等
- ▶影响信号完整性的因素主要有反射、串扰、电磁

干扰、电源/地噪声等

信号完整性(Signal Integrity, SI)




理想信号波形与实际信号波形对比

反射 (Reflections)

- ▶反射产生的主要原因是阻抗不连续和阻抗不匹配
 - ✓只有当Zs = Z」,信号能量才能被负载完全吸收
 - ✓没有被吸收的能量会被反射回源端
- >解决反射问题的主要方法是阻抗匹配
- ➤需要掌握<u>传输线(Transmission Line)</u>特征阻 抗的计算和阻抗匹配的典型电路 微带线和带状线
- ▶可以通过EDA软件进行仿真分析


微带线 (Microstrip)



▶微带线是位于PCB表层,由电介质将其与参考

平面(GND或VCC)隔开的传输线模型

微带线特性



w:线宽

t:线厚度

h:电介质厚度

$$Z_0 = \frac{87}{\sqrt{\varepsilon_r + 1.41}} \ln \frac{5.98h}{0.8w + t}$$
 Ω

$$t_{pd} = 1.017 \sqrt{0.457 \varepsilon_r + 0.67}$$
 ns / ft

$$C_0 = 1000 \frac{t_{pd}}{Z_0} \qquad pF / ft$$

$$L_0 = Z_0^2 C_0 \quad pH / ft$$

微带线特性

▶例:假定PCB铜厚为1盎司(OZ)(即1平方英尺面积的铜箔重量为1 OZ,实际对应铜厚为35um,或1.4mil),线宽为10mil,电介质介电常数为5,电介质厚度为30mil,则相应微带线特性为:


$$Z_0 = \frac{87}{\sqrt{5+1.41}} \ln \frac{5.98 \times 30}{0.8 \times 10 + 1.4} \approx 100\Omega$$

$$t_{pd} = 1.017 \sqrt{0.457 \times 5 + 0.67} \approx 1.75 ns / ft$$

$$C_0 = 1000 \times \frac{1.75}{100} = 17.5 pF / ft$$

$$L_0 = 100^2 \times 17.5 = 175 nH / ft$$


带状线 (Stripline)



▶ 带状线是位于PCB内部的,在两个参考平面之

间的传输线模型

带状线特性



w:线宽

t:线厚度

h:电介质厚度

$$Z_0 = \frac{60}{\sqrt{\varepsilon_r}} \ln \frac{4h}{0.67\pi w (0.8 + t/w)} \qquad \Omega$$

$$t_{pd} = 1.017 \sqrt{\varepsilon_r}$$
 ns / ft

$$C_0 = 1000 \frac{t_{pd}}{Z_0} \qquad pF / ft$$

$$L_0 = Z_0^2 C_0 \qquad pH / ft$$

特征阻抗经验数据

- ▶对于FR-4材料(介电常数在4.5~5):
 - √75Ω微带线: w≈h;
 - √50Ω微带线: w≈2h;
 - √75Ω带状线: w≈h/8;
 - ✓50Ω带状线: w≈h/3;


常用阻抗匹配方法

- ▶在电路设计中常用的阻抗匹配方法主要有:
 - ✓ 简单并联匹配 并联电阻下拉到地
 - ✓戴维南匹配 并联电阻,一个上拉到VCC,一个下拉到GND
- 终端匹配
- ✓有源匹配
 并联电阻,上拉到偏置直流源
- ✓串接RC匹配(交流匹配) 并联一组串接的RC到地

源端匹配──お串联匹配

简单并联匹配


终端匹配



- ≻优点:
 - ✓电路结构简单
- ▶缺点:
 - ✓高电平输出时,静态电流大
 - ✓如果超出源端器件负载能力
 - I_{OH},则无法获得正确的高电平

戴维南匹配


终端



- ≻优点:
 - ✓<mark>减小了对源端器件负载</mark> 能力的要求
- >缺点:
 - ✓电源静态工作电流大
 - ✓明显增加系统功耗

有源匹配


终端



- ≻优点:
 - ✓电源静态工作电流较小
- ▶缺点:
 - ✓需要增加一路单独的电源
 - ✓电源相应要足够快
- ▶典型应用: DDR/DDR2

串接RC匹配(交流匹配)

终端



≻优点:

✓<mark>电容值在100pf量级,能</mark> 够阻断直流通路


▶缺点:

✓对于周期性不强的信号,

不建议使用交流匹配

串联匹配

源端




- ≻优点:
 - ✓电流结构简单
 - ✓静态工作电流小
- >缺点:
 - ✓由于RC常数的增加,导致

信号边沿变缓

差分信号匹配


终端




$$R_T = 2Z_0$$

用于SI仿真的IBIS模型


- **➢IBIS** (Input/Output Buffer Information
- Specification)是使用V/I和V/T数据描述数字输入输
- 出端口电气特征的行为级模型, 主要有以下优点:
 - ✓<mark>在I/O非线性方面能够提供准确的模型,同时考</mark> 虑了封装的寄生参数
 - ✓提供比结构化(Spice)的方法更快的仿真速度
 - ✓不包含版权信息和电路设计信息




未加入匹配的CLK布线拓扑结构




未加入匹配的CLK信号波形仿真结果




加入串行匹配的CLK布线拓扑结构




加入串行匹配的CLK信号波形仿真结果




未加入匹配的数据线布线拓扑结构



未加入匹配的数据线信号波形仿真结果




加入串行匹配的数据线布线拓扑结构



加入串行匹配的数据线信号波形仿真结果

电源分发



电源分发的两种形式: 电源总线和电源平面

电源总线特点

- ▶ 电源总线主要有以下特点:
 - ✓通常用于双层板,成本低廉
 - ✓具有<mark>较高的直流阻抗</mark>,总线<mark>宽度需要尽量大</mark>
 - ✓由于<mark>电流路径被电源总线所限定</mark>,各个器件之间会产生<mark>噪声耦合</mark>


电源平面特点

- ▶电源平面主要有以下特点:
 - ✓通常用于多层板,成本较高
 - ✓直流阻抗非常小
 - ✓<mark>电流路径不被限定</mark>,各个器件产生的<mark>噪声不会</mark> 产生耦合
- ▶为更好滤除噪声,每个高速器件的电源和地管脚之间需要放置0.1uf至0.01uf的去耦电容

串扰(Crosstalk)


- ▶串扰是由一个信号对其邻近信号的不希望的耦合
- > 分为容性串扰和感性串扰
 - ✓ <u>容性串扰是指由信号线间容性耦合引起的串扰</u>, 当信号线之间距离太近时会产生
 - ✓ <u>感性串扰</u>是由于电路板(或系统)中信号产生 的<u>电流</u>环引起的

串扰 (Crosstalk)



容性串扰

串扰 (Crosstalk)



串扰的一些解决方法

- ✓串扰的作用会随负载阻抗的增加而增加,<mark>对容</mark> 易受到串扰影响的信号需进行合适的阻抗匹配
- ✓保证<mark>足够的信号间距</mark>可以减小容性串扰
- ✓可以通过在<mark>信号线之间插入地线</mark>的方法减小容性串扰
- ✓对于感性串扰,要保证<mark>电流环的面积尽量小</mark>。 如果可能,尽量不要出现电流环

原因,解决手段

电磁干扰(Electro-Magnetic Interference,EMI)

- ➤高速器件更易受到EMI的影响
- ➤即使器件或系统不受EMI的影响,各个国家和地区 对EMI也有相应的限制
 - ✓美国FCC认证,欧洲CE认证,中国3C认证等
- ▶<mark>减小EMI的方法主要有屏蔽、消除电流环、滤波、</mark>

降低器件速度等

电流环(Current Loop)

▶电流环是设计中不可避免的部分,<mark>通常他们的作用相</mark> 当于天线

▶解决方法:


- ✓ 避免出现人为的电流环:保证任意两点之间只有一条路径
- ✓尽量减小电流环的面积
- ✓尽量<mark>使用电源平面</mark>:电源平面是面积最小的电路回路;要 保证电源平面的完整性

滤波(Filtering)

- ▶通过对电源和信号进行滤波,以减小信号噪声,从而 减小系统EMI
- ▶滤波方法:
 - √添加<mark>去耦电容</mark>
 - ✓使用EMI Filter
 - **✓使用<mark>铁氧体噪声抑制器</mark>(Ferrite Noise Suppressor)**

EMI Filter


▶用于衰减高频噪声的器件




典型电路结构

铁氧体噪声抑制器

▶相当于在通路中加入串行感抗








用于排线的Ferrite Clamp

铁氧体噪声抑制器



1000 100 100 100M 1G Frequency (Hz)

等效电路

频率响应