§ 3.1 集成逻辑门及其基本运用

$$P_D = I_{cc} \times V_{cc}$$

$$V_{OH} \ge 3.5V$$


$$V_{OL} \leq 0.4V$$

$$N_o = I_{OL} / I_{IS}$$

5、传输延迟:

纳秒级

§ 3.1 集成逻辑门及其基本运用



TTL与门内部结构


§ 3.1 集成逻辑门及其基本运用

1、电源电压

$$5V \pm 10\%$$

2、电源滤波

0.1 µ f滤波电容



3、输出端

不能直接接地或电源

4、输入端

高低电平的获取; 与门、或门多余端的处理;


§ 3.1 集成逻辑门及其基本运用

$$+5V\sim+15V$$


$$V_{OH} \ge V_{DD} - 0.5V$$

$$V_{OL} \le V_{SS} + 0.5V$$

§ 3.1 集成逻辑门及其基本运用



§ 3.1 集成逻辑门及其基本运用



各种逻辑电平标准 是否需要电平转换,两种门之间能否直接连接?

§3.1 集成逻辑门及其基本运用


反相器: 74LS04

与非门: 74LS00

OC与非门:74LS03


或非门: 74LS02

缓冲器: 74LS35





非对称多谐振荡器电路

§ 3.1 集成逻辑门及其基本运用




含有晶振的非对称多谐振荡器电路








§ 3.1 集成逻辑门及其基本运用


RS触发器: R=1,S=1,不确定 R=1,S=0,清零 R=0,S=1,置一
















§ 3.1 集成逻辑门及其基本运用



两线: SDA数据线 SCL时钟线

OC器件典型应用——I2C总线



§ 3.2 集成触发器及其基本应用

常用触发器: D触发器、J-K触发器

触发方式: 上升沿触发、下降沿触发、主从触发

选用: 同一系统采用相同的触发方式;

高速情况下用边沿触发;

器件: 74LS74、74LS107、74LS121、74LS221、···

§ 3.2 集成触发器及其基本应用


常用触发器: D触发器、J-K触发器

触发方式: 上升沿触发、下降沿触发、主从触发

选用: 同一系统采用相同的触发方式;

高速情况下用边沿触发;


器件: 74LS74、74LS107、74LS121、74LS221、···



§ 3.2 集成触发器及其基本应用

常用触发器: D触发器、J-K触发器

触发方式: 上升沿触发、下降沿触发、主从触发




		74LS74	功能表		-
输入				输出	
PRE	CLR	CLK	D	Q	Q
L.	Н	X	X	Н	L
H	L	X	X	L	Н
Н	Н	个	L	L	Н
H	Н	\wedge	Н	Н	L.

74LS74逻辑符号图及功能表-上升沿触发

§3.2 集成触发器及其基本应用

常用触发器: D触发器、J-K触发器

触发方式: 上升沿触发、下降沿触发、主从触发




	74	4LS1074	功能表		
輸入				輸出	
CLR	CLK	J	K	Q	Q
L	X	X	X	L	H
Н	\downarrow	L	L.	Qo	Q,
Н	\downarrow	Н	L	Н	L
Н	\downarrow	L	H	L	Н

74LS107A逻辑符号图及功能表一下降沿触发

常用触发器: D触发器、J-K触发器


触发方式: 上升沿触发、下降沿触发、主从触发



5	7	4LS107	功能表	100	
输入				输出	
CLR	CLK	J	K	Q	Q
L	X	X	X	L	Н
Н	J	L	L	Q _o	Q,
H	TL.	Н	L	Н	L
H	J.L.	L	Н	L	H


74LS107 功能表一 主从触发

§ 3.2 集成触发器及其基本应用




同步单脉冲产生电路

§ 3.2 集成触发器及其基本应用




3/2分频电路

§ 3.2 集成触发器及其基本应用



§ 3.2 集成触发器及其基本应用



8度音产生器(2N分频电路)

§ 3.2 集成触发器及其基本应用

触发方式:


非重触发单稳、

可重触发单稳

器件:

74LS121

74LS123




§ 3.2 集成触发器及其基本应用

触发方式:

非重触发单稳、可重触发单稳

器件:

74LS121 74LS123




触发器逻辑符号图


B-正跳变触发端

A-负跳变触发端

§ 3.2 集成触发器及其基本应用




§ 3.2 集成触发器及其基本应用



单稳触发器构成的高通/低通滤波器


§ 3.2 集成触发器及其基本应用




占空比可调的脉冲发生器

§3.3 集成定时器555


不需要背内部结构和管脚定义



§ 3.3 集成定时器555




§3.3 集成定时器555



555定时器组成的<mark>多谐振荡器</mark>——时钟发生器、通断检测、手控蜂鸣器

§ 3.3 集成定时器555



555定时器组成的施密特触发器

施密特触发器,(=。=类似滞回比较器)

Vi>Vco时才会输出变为1, Vi<Vco*1/2时才会输出变成0

§ 3.4 组合逻辑电路

编码器74LS148:


10	74LS148			9
11	0	A	$^{\circ}$	7
12	2 3	В С) 	6
13	2	C	\rightarrow	
$\frac{15}{1}$	3			14
$\frac{1}{2}$	5 6	GS	\rightarrow	1
3	5			
4	6			
-4 -C	7			
E				1 5
5	EI	ЕО		15

功能表

	输入		输出
EI	01234567	СВА	GS EO
1	xxxxxxx	1 1 1	1 1
0	11111111	1 1 1	1 0
0	01111111	111	0 1
0	x 0 1 1 1 1 1	1-1-0	0 1
0	x x 0 1 1 1 1 1	101	0 1
0	x x x 0 1 1 1 1	100	0 1
0	x x x x 0 1 1 1	0 1 1	0 1
0	x x x x x x 0 1 1	0 1 0	0 1
0	x x x x x x 0 1	0 0 1	0 1
0	xxxxxxx0	0 0 0	0 1


§ 3.4 组合逻辑电路

编码器74LS148:



§ 3.4 组合逻辑电路

编码器74LS148:



§ 3.4 组合逻辑电路


译码器**74LS138/139/154**

74LS138	74LS139	74LS154
1 A Y0 0 15 2 B Y1 0 14 3 C Y2 0 12 Y3 0 12 Y4 0 10 5 E2 Y6 0 7	2 A B Y0 0 4 5 5 0 6 7 Y2 0 7 A A 74LS139	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
E3 Y7 ○	14 A Y0 12 11 11 10	20 D 7 0 9 0 10 11
/E B A Y0 Y1 Y2 Y3 1 x x 1 1 1 1	15 © E Y2 © 9 9	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
0 0 1 1 0 1 1		13 0 16 16 17
0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1	译码器	15

§ 3.4 组合逻辑电路

译码器74LS138/139/154

地址译码





§ 3.4 组合逻辑电路

模拟开关4051/4052/4053


INH	C B A	功能
0	0 0 0	x-x0
0	0 0 1	x-x1
0	0 1 0	x-x2
0	0 1 1	x-x3
0	1 0 0	x-x4
0	1 0 1	x—x5
0	1 1 0	x-x6
0	1 1 1	x-x7
1	x x x	全断开
4052		

										1	A A A	上明刀	
		4051				4052				4053			
1	3 4 5	X0 X1	X	3	12 14 15	X0 X1	х -	13	12	X0 X1	X	14	
	2 1 5	X2 X3 X4	-		11	X2 X3			2	Y0 Y1	Y	15	
100	2 4	X5 X6 X7	-		5 2 4	Y0 Y1 Y2	Y	3	5 3	Z0 Z1	z	4	
	6 1 0	INH A			6 10 9	Y3 INH A			6 11 10	INH A			
	9	ВС			7	B VEE			9	B C			
	7	VEE				112			7	VEE			
						模拟开	千关						

§ 3.4 组合逻辑电路


模拟开关4051/4052/4053

可编程放大器



§ 3.4 组合逻辑电路


模拟开关4051/4052/4053




§ 3.4 组合逻辑电路

显示译码/驱动器74LS48/47

SN74LS47, SN74LS48 . . . D OR N PACKAGE (TOP VIEW)




封装引脚图



§ 3.4 組合逻辑电路

显示译码/驱动器74LS48/47





		功能表	
DECIMAL			

DECIMAL OR	INPUTS					BI/RBC	BI/RBO↑	OUTPUTS						
FUNCTION	LT	RBI	D	С	В	А		a	ь	c	d	e	f	9
0	н	Н	L	L	L	L	н	ON	ON	ON	ON	ON	ON	OFF
1	н	×	Ļ	L	L	н	н	OFF	ON	ON	OFF	OFF	OFF	OFF
2	н	×	L	L	н	L	н	ON	ON	OFF	ON	ON	OFF	ON
3	Н	×	L	L	Н	Н	Н	ON	ON	ON	ON	OFF	OFF	ON

§ 3.4 组合逻辑电路

显示译码/驱动器74LS48/47





数字系统设计——多路抢答器

BCD-7段译码驱动器 74LS48

四R-S锁存器 74LS279

8-3线编码器 74LS148

