暨南大学本科实验报告专用纸

课程名	称_ 计.	算机组成原	 東理		_成绩	评定_			
实验项	目名称	RA	M存储	器实验			指导教师	王信	专胜
实验项	目编号	08060064	04 -				实验地	点 <u>N</u>	V126
学生姓	名 甄洛	生	学号	20180	54625				
学院	信息科	学技术	系	计算机	科学	专业过	十算机科学	学与表	技术
实验时	间 2020) 年11月	17日	下午~1	1月1	7日	午 温度	$^{\circ}$ C	湿度

一、实验目的

- 掌握存储器的工作原理和接口
- 掌握存储器的实现方法和初始化方法
- 掌握 RISC-V 中存储器的存取方式

二、实验内容

● 实验一

用 Verilog 实现 PC 和 ROM, ROM 保存数据。如下: 0x34020002 0x8c030020 0x34040001 0x34050401 0x00853020 0x00052026

- 1. 要求在 EGO-1 板卡中读出对应数据的后 12bit (90 分)
- 2. 用 4 个七段数码管读出对应数据的后 16bit (+10 分)

注意:用通用按钮 s2 来产生脉冲信号

● 实验二

将数据 0x123487ab 按下列方式保存到 ram 的对应单元, 并将数据的[31:28][15:12][7:4]显示出来。如果做数码管则显示: [31:28][23:20][15:12][7:4]

code	指令	地址
0000	lb	0
0001	lh	0
0010	lw	0
0011	lbu	0
0100	lhu	0
0101	sb	4
0110	sh	8
0111	sw	0
1000	lw	4
1001	lw	8

三、 实验程序

本实验的 ROM 模块使用 IP Core 的 Distributed Memory Generator v8.0 实现。

init.coe: ROM 系数文件

```
    memory_initialization_radix = 16;
    memory_initialization_vector =
    34020002 8c030020 34040001 34050401
    00853020 00052026;
```

top.v: 顶层模块

```
    `timescale 1ns / 1ps

2.
   module top(
3.
       input chip_clk,
                          // P17 时钟脉冲 100MHz
5.
       input clk,
                          // S2 手动脉冲
       input rst,
                         // PC 复位端
7.
       input [3:0] code,
                          // RAM_cntr 代码端
       input Q,
                          // 用于选择显示 ROM(=0)或 RAM(=1)的数据
9.
       //output [31:0] test, // 仿真测试输出端口(综合前请注释)
10.
       output [6:0] a2g, // 数码管 a2g 端
       output [3:0] an
                          // 选择数码管端
11.
12.
       );
13.
       // rom 使用 IP core(Distributed LUT)
       // pc 应使用 clk
14.
15.
       // 七段数码管/RAM芯片 使用 chip_clk
16.
17.
       wire [31:0] pc_addr;
       // 实例化 PC
18.
19.
       pc my_pc(
20.
           .rst(rst),
21.
           .clk(clk),
22.
           .addr(pc_addr)
23.
       );
24.
25.
       wire [31:0] rom_data;
       // 实例化 ROM
26.
27.
       rom my rom(
28.
           .a(pc_addr[5:0]),
29.
           .spo(rom_data)
30.
       );
```

```
31.
32.
       wire [31:0] rdata; // 保存读出数据
33.
       // 实例化 RAM controller
34.
       ram_cntr ins_ram_cntr(
35.
           .clk(chip_clk),
36.
           .code(code),
           .wdata(32'h123487ab),
                                   // 直接写 0x123487ab(实验要求)
37.
           .rdata(rdata)
38.
39.
       );
40.
       // 实例化分频器
41.
       wire clk_3hz;
42.
43.
       divclk my_divclk(
44.
           .clk(chip_clk),
45.
           .new_clk(clk_3hz)
46.
       );
47.
       wire [15:0] disp_data;
48.
       // Q = 0 显示 ROM 输出
49.
50.
       // Q = 1 显示 RAM 输出
       assign disp_data = Q ?
51.
52.
53.
                               rdata[31:28],
54.
                               rdata[23:20],
55.
                               rdata[15:12],
56.
                               rdata[7:4]
57.
                           } :
58.
                           rom_data[15:0];
59.
       // 实例化数码管
       digit my_digit(
60.
61.
           .data(disp_data),
62.
           .clk(clk_3hz),
63.
           .a2g(a2g),
64.
           .an(an)
65.
       );
66.
67.
       // 仅用于仿真查看 ROM 和 RAM 的数据
       // 综合前必须注释掉 test 端口和下面这行
68.
       //assign test = {{rdata[31:28], rdata[23:20], rdata[15:12], rdata[7:4]},
    rom_data[15:0]};
70. endmodule
```

pc. v: 程序计数器模块

```
1. `timescale 1ns / 1ps
2.
module pc(
        input rst,
        input clk,
        output reg [31:0] addr
7.
        );
        always @(posedge clk)
8.
9.
        begin
            if(rst == 1'b0)
10.
11.
                addr <= 32'b0;
12.
13.
                addr <= addr + 1;
14.
        end
15. endmodule
```

ram. v: RAM 存储器模块

```
1. `timescale 1ns / 1ps
2.
module ram(
        input clk,
        input we,
        input [5:0] addr,
        output [31:0] rdata,
        input [31:0] wdata
        );
        // 用寄存器堆模拟 RAM
10.
        reg [31:0] data[0:63];
11.
12.
        // read
        assign rdata = data[addr];
13.
        // write
        always @(posedge clk) begin
15.
16.
            if(we) begin
                data[addr] <= wdata;</pre>
17.
18.
            end
19.
        end
20. endmodule
```

ram_cntr.v: RAM 控制器模块

```
`timescale 1ns / 1ps
2.
   module ram_cntr(
       input clk,
4.
       input [3:0] code,
5.
       input [31:0] wdata,
       output reg [31:0] rdata
7.
       );
       // 地址(由相应指令信号确定)
9.
10.
       wire [5:0] addr;
11.
       // 读数据的中间形态(未处理)
       wire [31:0] im_rdata; // intermedian read_data
12.
       // 处理后的写数据
13.
14.
       wire [31:0] fn_wdata; // final write_data
       // 指令信号 高电平有效
15.
16.
       wire 1b0, 1h0, 1w0, 1bu0, 1hu0, sb4, sh8, sw0, 1w4, 1w8;
17.
       // 译码 code,生成指令信号
18.
       assign 1b0 = \sim (|code);
                                                                 // 0000
19.
20.
       assign lh0 = \sim (|code[3:1]) \& code[0];
                                                                 // 0001
21.
       assign 1 w0 = \sim (|code[3:2]) \& code[1] \& \sim code[0];
                                                                 // 0010
       assign lbu0 = \sim(|code[3:2]) & (&code[1:0]);
                                                                 // 0011
22.
23.
       assign lhu0 = ~code[3] & code[2] & ~(|code[1:0]);
                                                                 // 0100
       assign sb4 = ~code[3] & code[2] & ~code[1] & code[0];
24.
                                                                 // 0101
       assign sh8 = \simcode[3] & (&code[2:1]) & \simcode[0];
25.
                                                                 // 0110
       assign sw0 = \simcode[3] & (&code[2:0]);
                                                                 // 0111
26.
       assign lw4 = code[3] & \sim(|code[2:0]);
27.
                                                                 // 1000
28.
       assign lw8 = code[3] & \sim (|code[2:1]) & code[0];
                                                                 // 1001
29.
       // 根据指令生成地址字段
30.
       assign addr = (sh8 \mid lw8) ?
31.
                        6'b10 : ((sb4 | lw4) ?
32.
                                6'b01 : 6'b0);
33.
34.
35.
       // 根据指令信号加工写数据
       assign fn wdata = (
36.
37.
                            {24'b0, {8{sb4}}}
                            {16'b0, {16{sh8}}} |
38.
39.
                            {32{sw0}}
40.
                          ) &
41.
                          wdata;
42.
```

```
// 根据指令类型生成 we 信号
43.
44.
       wire we;
       assign we = (sb4 | sh8 | sw0) ? 1'b1 : 1'b0;
45.
46.
       // RAM 实例
47.
48.
       ram ins_ram(
49.
           .clk(clk),
50.
           .we(we),
           .addr(addr),
51.
           .rdata(im_rdata),
            .wdata(fn_wdata)
53.
54.
       );
55.
       initial
           monitor("code = %x \times = %x) = %x', code, addr,
56.
   wdata);
57.
       // 根据指令信号加工读出数据
58.
       always @(*) begin
59.
           if(1b0)
               rdata <= {{24{im_rdata[7]}}}, im_rdata[7:0]};</pre>
60.
61.
           else if(lh0)
                rdata <= {{16{im_rdata[15]}}}, im_rdata[15:0]};</pre>
           else if(lw0 | lw4 | lw8)
63.
               rdata <= im_rdata;
64.
           else if(lbu0)
65.
                rdata <= {24'b0, im_rdata[7:0]};
66.
67.
           else if(lhu0)
               rdata <= {16'b0, im_rdata[15:0]};
68.
69.
           else
70.
               rdata <= 32'b0;
71.
       end
72. endmodule
```

digit.v: 数码管显示模块

```
    imescale 1ns / 1ps
    module digit(
    input [15:0] data,
    input clk,
    output reg[6:0] a2g,
    output reg[3:0] an
    );
```

```
9.
       reg[1:0] status = 2'b00;
10.
       reg[3:0] digit;
11.
12.
       // 调度数码管
13.
       always @(posedge clk)
14.
           status<=status+1'b1;</pre>
15.
        // 根据不同状态来确定显示高 4 位还是低 4 位
16.
       always @(*)
17.
       case(status)
18.
           2'b00:begin digit = data[15:12]; an=4'b1000;end
19.
           2'b01:begin digit = data[11:8]; an=4'b0100;end
20.
21.
           2'b10:begin digit = data[7:4];
                                             an=4'b0010;end
22.
           2'b11:begin digit = data[3:0]; an=4'b0001;end
23.
           default:begin digit=data[3:0]; an=4'b0001;end
24.
25.
       endcase
26.
       //根据数字 digit 来设置不同的 a~g 段
27.
28.
       always @(*)
29.
       case(digit)
30.
               4'h0:a2g=7'b1111110;
31.
               4'h1:a2g=7'b0110000;
               4'h2:a2g=7'b1101101;
32.
               4'h3:a2g=7'b1111001;
33.
34.
               4'h4:a2g=7'b0110011;
               4'h5:a2g=7'b1011011;
35.
               4'h6:a2g=7'b1011111;
36.
37.
               4'h7:a2g=7'b1110000;
               4'h8:a2g=7'b1111111;
38.
39.
               4'h9:a2g=7'b1111011;
40.
               4'hA:a2g=7'b1110111;
41.
               4'hB:a2g=7'b0011111;
42.
               4'hC:a2g=7'b1001110;
               4'hD:a2g=7'b0111101;
43.
44.
               4'hE:a2g=7'b1001111;
45.
               4'hF:a2g=7'b1000111;
               default:a2g=7'b1111110;
46.
47.
       endcase
48. endmodule
```

```
1. `timescale 1ns / 1ps
2.
3. module divclk(
4. input clk,
5. output new_clk
6. );
7. reg[18:0] data=19'b0;
8. always @(posedge clk)
9. data<=data+1'b1;
10. // 100MHz 分频至 3Hz
11. assign new_clk = data[18];
12. endmodule
```

四、 仿真程序


sim.v: 仿真脚本

```
1. `timescale 1ns / 1ps
2.
3. module sim(
       );
       reg chip_clk = 1'b0;
       reg clk = 1'b0;
       reg rst = 1'b0;
       reg [3:0] code;
9.
       // 模拟 clk T = 160ns PC 可以加 6 次 1
10.
11.
12.
             #80 clk <= ~clk;
13.
       // 保证 set PC addr 0
14.
       initial
             #105 rst <= ~rst;
15.
       // 模拟芯片时钟脉冲
17.
18.
       always
             #5 chip_clk = ~chip_clk;
19.
20.
       // 模拟代码执行, 先 s 再 1
21.
22.
23.
       initial begin
           code = 4'b0101; // sb4
24.
             #10 code = 4'b0110; // sh8
25.
```

```
#10 code = 4'b0111; // sw0
26.
             #10 code = 4'b0000; // lb0
27.
             #10 code = 4'b0001; // lh0
28.
             #10 \text{ code} = 4'b0010; // lw0
29.
             #10 code = 4'b0011; // lbu0
30.
             #10 code = 4'b0100; // lhu0
31.
             #10 \text{ code} = 4'b1000; // lw4
32.
             #10 code = 4'b1001; // lw8
33.
34.
       end
35.
       wire [31:0] test;
36.
       top my_top(
37.
           .chip_clk(chip_clk),
38.
39.
           .clk(clk),
40.
          .rst(rst),
           .code(code),
42.
           .test(test)
43.
       );
44. endmodule
```

五、 仿真结果

ROM 的模拟结果:



RAM 的模拟结果:



六、 团队分工

没有团队,一个人完成所有工作。

七、实验结果

Q = 1 时 (N4 打开), 数码管显示 RAM 的内容, 执行 sb/sw/sh 后:




图 1 code = 0000



图 2 code = 0010

Q = 0 时(N4 关闭),数码管显示 ROM 的内容:




图 3 rst (R1) 关闭按下 S2 按钮




图 4 再次按下 S2 按钮




图 4 再次按下 S2 按钮




图 4 再次按下 S2 按钮

八、 实验体会

本次实验的 ROM 特意用了一下 IP 核,学习一下。原来就是一个别人写好的模块,也没什么特别的。ROM 的实验不难,RAM 的实验一开始让我没搞懂什么意思。后面看了一下原来就和之前一样,还是控制器-核心这样的架构,即控制器通过 4 位的代码来控制 RAM 芯片,并作出相应输出,理解后就不难了。

不过老师可以将 PPT 写完善一点,预习很多地方看不懂,只有到上课才知道怎么回事。其他都没毛病,不知道说啥好了。。