

暨南大学本科实验报告专用纸

课程名称 计算机组成原理 成绩评定
实验项目名称 ALU 指导教师
实验项目编号 0806006402 实验项目类型 综合 实验地点
学生姓名 甄洛生 学号 2018054625
学院 信息科学技术 系 计算机科学 专业 计算机科学与技术
实验时间 2020 年 10 月 13 日 下午~10 月 13 日 午 温度 °C 湿度

一、实验目的

- 掌握 ALU 模块的组成和接口，理解 ALU 的功能。
- 通过编程调用 ALU 模块计算斐波那契数。
- 掌握 Verilog 中多模块编程方法和实现。

二、实验内容

用 Verilog 设计一个算术运算单元 ALU，采用纯组合逻辑设计，32bit 宽。

1. 利用该 ALU 完成斐波那契数 $f(n)$ ，其中 $2 < n < 16$ 。（80 分）
2. 利用该 ALU 完成连加运算 $f(n)=1+2+\dots+n$ ，其中 $2 < n < 16$ 。（90 分）
3. 用 4 个七段数码管显示 16 位输出。（+10 分）($2 < n < 32$)

三、实验程序

Top.v

```
1. `timescale 1ns / 1ps
2.
3. module top(
4.     input clk,
5.     input rst,
6.     input [4:0] n,          // 2 < n < 32
7.     input Q,                // Q = 0 为 Fibo; Q = 1 为累加求和
8.     //output [15:0] result, // 4 个七段数码管暗示需要 16bits
9.     output [6:0] a2g,       // 用于显示第 an 个数码管的 a2g 值
10.    output [3:0] an
11. );
12. // 保存模块运行结果
13. // 注意: Q 用于选择显示哪个问题的结果
14. // 实际上 top 会将两个问题都进行求解
15. wire[31:0] fibo;
16. wire[31:0] sum;
```

暨南大学本科实验报告专用纸(附页)

```
17.     wire[15:0] result;
18.
19.     // 实例化 fibo 控制器模块
20.     fibo my_fib(
21.         .clk(clk),
22.         .rst(rst),
23.         .n(n),
24.         .result(fibo)
25.     );
26.     // 实例化 cumsum 控制器模块
27.     cumsum my_cumsum(
28.         .clk(clk),
29.         .rst(rst),
30.         .n(n),
31.         .result(sum)
32.     );
33.
34.     // 根据 Q 保存结果至 result
35.     assign result = Q ? sum[15:0] : fibo[15:0];
36.
37.     // 降低时钟频率至合适, 否则烧坏数码管
38.     wire clk_digit;
39.     divclk my_divclk(
40.         .clk(clk),
41.         .new_clk(clk_digit)
42.     );
43.     // 实例化七段数码管控制器模块, 显示 result (16 进制)
44.     digit my_digit(
45.         .data(result),
46.         .clk(clk_digit),
47.         .a2g(a2g),
48.         .an(an)
49.     );
50. endmodule
```

Fibo.v

```
1. `timescale 1ns / 1ps
2.
3. module fibo(
4.     input clk,
5.     input rst,
```

暨南大学本科实验报告专用纸(附页)

```
6.    input [4:0] n,
7.    output [31:0] result
8.    );
9.    // 利用 ALU 实现 Fibonacci, 即 Fibo 是 ALU 的控制器
10.
11.    // 变量声明
12.    reg[31:0] regA, regB;
13.    wire[31:0] ans;
14.    reg[4:0] count;
15.    // 实例化 ALU 模块
16.    alu myalu(.a(regA),.b(regB),.op(4'b0001),.f(ans),.c());
17.    // 每个 clk 上升沿改变寄存器 A/B
18.    // 导致 ans 立即发生改变
19.    always @(posedge clk)
20.    begin
21.        // 从 fibonacci(3)开始计算
22.        if(rst == 1'b1)
23.        begin
24.            regA <= 32'b1;
25.            regB <= 32'b1;
26.            count <= 5'b00011;
27.        end
28.        // 开始迭代计算
29.        else
30.        begin
31.            if(count < n)
32.            begin
33.                regA <= regB;
34.                regB <= ans;
35.                count <= count + 1'b1;
36.            end
37.        end
38.    end
39.
40.    // 每当 ans 变化, result 则会更新
41.    assign result = ans;
42. endmodule
```

Alu.v

```
1. `timescale 1ns / 1ps
2. module alu(
```

暨南大学本科实验报告专用纸(附页)

```
3.     input [31:0] a,
4.     input [31:0] b,
5.     input [3:0] op,
6.     output reg [31:0] f,
7.     output c
8. );
9.
10.    always @(*)
11.    begin
12.        case(op)
13.            4'b0000: f = 32'b0;
14.            4'b0001: f = a + b;
15.            4'b0010: f = a - b;
16.            4'b0011: f = a & b;
17.            4'b0100: f = a | b;
18.            4'b0101: f = a ^ b;
19.            default: f = 32'b0;
20.        endcase
21.    end
22.
23.    assign c = ~(|f);
24. endmodule
```

Cumsum.v

```
1. `timescale 1ns / 1ps
2.
3. module cumsum(
4.     input clk,
5.     input rst,
6.     input [4:0] n,
7.     output [31:0] result
8. );
9.     // 利用 ALU 实现累加求和, 即 cumsum 是 ALU 的控制器
10.
11.     // 变量声明
12.     reg[31:0] regA, regB;    // 输入端寄存器
13.     wire[31:0] ans;          // 保存 ALU 运行结果
14.
15.     // 实例化 ALU 模块
16.     alu myalu(
17.         .a(regA),
```

暨南大学本科实验报告专用纸(附页)

```
18.         .b(regB),
19.         .op(4'b0001),
20.         .f(ans),
21.         .c()
22.     );
23.     // 每个 clk 上升沿改变寄存器 A/B
24.     // 导致 ans 立即发生改变
25.     always @(posedge clk)
26.     begin
27.         // 从 1 + 2 开始算起
28.         if(rst == 1'b1)
29.         begin
30.             regA <= 32'b1;
31.             regB <= 32'b10;
32.         end
33.         // 现在不断递增 regB, 直到 regB == n
34.         else
35.         begin
36.             if(regB < n)
37.             begin
38.                 regA <= ans;
39.                 regB <= regB + 1'b1;
40.             end
41.         end
42.     end
43.
44.     // 每当 ans 变化, result 则会更新
45.     assign result = ans;
46. endmodule
```

Divclk.v

```
1. `timescale 1ns / 1ps
2.
3. module divclk(
4.     input clk,
5.
6.     output new_clk
7. );
```

暨南大学本科实验报告专用纸(附页)

```
7.     reg[24:0] data=25'b0;
8.     always @(posedge clk)
9.         data<=data+1'b1;
10.    assign new_clk = data[18];
11. endmodule
```

Digit.v

```
1. `timescale 1ns / 1ps
2.
3. module digit(
4.     input [15:0] data,
5.     input clk,
6.     output reg[6:0] a2g,
7.     output reg[3:0] an
8. );
9.     reg[1:0] status = 2'b00;
10.    reg[3:0] digit;
11.
12.    // 调度数码管
13.    always @(posedge clk)
14.        status<=status+1'b1;
15.
16.    // 根据不同状态来确定显示高 4 位还是低 4 位
17.    always @(*)
18.        case(status)
19.            2'b00:begin digit = data[15:12]; an=4'b1000;end
20.            2'b01:begin digit = data[11:8];  an=4'b0100;end
21.            2'b10:begin digit = data[7:4];   an=4'b0010;end
22.            2'b11:begin digit = data[3:0];   an=4'b0001;end
23.
24.            default:begin digit=data[3:0]; an=4'b0001;end
25.        endcase
26.
27.    //根据数字 digit 来设置不同的 a~g 段
28.    always @(*)
29.        case(digit)
30.            4'h0:a2g=7'b1111110;
31.            4'h1:a2g=7'b0110000;
32.            4'h2:a2g=7'b1101101;
33.            4'h3:a2g=7'b1111001;
34.            4'h4:a2g=7'b0110011;
```

暨南大学本科实验报告专用纸(附页)

```
35.         4'h5:a2g=7'b1011011;
36.         4'h6:a2g=7'b1011111;
37.         4'h7:a2g=7'b1110000;
38.         4'h8:a2g=7'b1111111;
39.         4'h9:a2g=7'b1111011;
40.         4'hA:a2g=7'b1110111;
41.         4'hB:a2g=7'b0011111;
42.         4'hC:a2g=7'b1001110;
43.         4'hD:a2g=7'b0111101;
44.         4'hE:a2g=7'b1001111;
45.         4'hF:a2g=7'b1000111;
46.         default:a2g=7'b1111110;
47.     endcase
48. endmodule
```

四、 仿真程序


Sim.v

```
1. `timescale 1ns / 1ps
2.
3. module sim(
4.
5. );
6.     // 时钟信号仿真
7.     reg clk = 1'b0;
8.     always #10
9.         clk = ~clk;
10.
11.     reg rst = 1'b1;
12.     reg[4:0] n = 5'b01010;
13.     reg Q = 1'b0;
14.     wire[15:0] result;
15.
16.     top mytop(clk,rst,n,Q,result);
17.
18.     initial
19.         #11 rst = 1'b0;
20. endmodule
```

五、 仿真结果


暨南大学本科实验报告专用纸(附页)

斐波那契 $f(10)$ 仿真：



结果 = $0x37 = 55$ ，正确。

累加求和 $g(6)$ 仿真：



结果 = $0x15 = 21$ ，正确。

六、 实验结果


变量 n 从高位至低位的各个引脚为：P5/P4/P3/P2/R2。（即左边 5 个开关）

函数选择 Q 为 R1 引脚。（右边数第一个开关）


刷新 rst 引脚为 N4 引脚。（右边数第二个开关）

累加求和 $g(10) = 0x37 = 55$ ，结果正确

暨南大学本科实验报告专用纸(附页)




斐波那契 $f(10) = 0x37 = 55$, 结果正确。




暨南大学本科实验报告专用纸(附页)

斐波那契 $f(6) = 0x8 = 8$, 结果正确。



累加求和 $g(6) = 0x15 = 21$, 结果正确。



暨南大学本科实验报告专用纸(附页)

七、 实验体会

老师，上课时可以多讲一下电路代码的模块思想，或者说电路模块设计套路，我觉得这个很重要，一个好的电路应该具备好的模块设计，好的模块设计可以使得代码更容易理解，而且便于调试。