暨南大学本科实验报告专用纸

课程名	5称	: 计	算机组成人	原理		成绩	评定_		
实验项	页目名称ALU		LU	指导教师					
实验项	页目	编号	08060064	102	实验项	目类型_	综合	实验地	也点
学生如	生名	甄洛	各生	学号	201	8054625	5		
学院_	ł	言息和	学技术	系	计算	机科学	专业立	计算机科	学与技术
实验的	于间	202	0 年10月	13日	下午~	-10月1	13 日	午 温度	℃湿度

一、 实验目的

- 掌握 ALU 模块的组成和接口,理解 ALU 的功能。
- 通过编程调用 ALU 模块计算斐波那契数。
- 掌握 Verilog 中多模块编程方法和实现。

二、 实验内容

用 Verilog 设计一个算术运算单元 ALU, 采用纯组合逻辑设计, 32bit 宽。

- 1. 利用该 ALU 完成斐波那契数 f(n), 其 中 2<n<16。(80分)
- 2. 利用该 ALU 完成连加运算 f(n)=1+2+······+n, 其中 2<n<16。 (90 分)
- 3. 用 4 个七段数码管显示 16 位输出。(+10 分)(2<n<32)

三、 实验程序

Top. v

```
    `timescale 1ns / 1ps

2.
3. module top(
       input clk,
       input rst,
       input [4:0] n,
                          // 2 < n < 32
                            // Q = 0 为 Fibo; Q = 1 为累加求和
7.
       input Q,
       //output [15:0] result, // 4 个七段数码管暗示需要 16bits
                            // 用于显示第 an 个数码管的 a2g 值
       output [6:0] a2g,
       output [3:0] an
10.
11.
       );
12.
       // 保存模块运行结果
       // 注意: Q用于选择显示哪个问题的结果
13.
       // 实际上 top 会将两个问题都进行求解
14.
15.
       wire[31:0] fibo;
16.
       wire[31:0] sum;
```

```
17.
       wire[15:0] result;
18.
19.
       // 实例化 fibo 控制器模块
20.
       fibo my_fib(
21.
           .clk(clk),
22.
           .rst(rst),
23.
           .n(n),
24.
           .result(fibo)
25.
       );
26.
       // 实例化 cumsum 控制器模块
27.
       cumsum my_cumsum(
28.
           .clk(clk),
29.
           .rst(rst),
30.
           .n(n),
31.
           .result(sum)
32.
       );
33.
       // 根据 Q 保存结果至 result
34.
35.
       assign result = Q ? sum[15:0] : fibo[15:0];
       // 降低时钟频率至合适, 否则烧坏数码管
37.
38.
       wire clk_digit;
39.
       divclk my_divclk(
40.
           .clk(clk),
41.
           .new_clk(clk_digit)
42.
       );
       // 实例化七段数码管控制器模块,显示 result (16 进制)
43.
44.
       digit my_digit(
45.
           .data(result),
46.
           .clk(clk_digit),
47.
           .a2g(a2g),
48.
           .an(an)
49.
       );
50. endmodule
```

Fibo. v

```
    `timescale 1ns / 1ps
    module fibo(
    input clk,
    input rst,
```

```
input [4:0] n,
       output [31:0] result
7.
       // 利用 ALU 实现 Fibonacci, 即 Fibo 是 ALu 的控制器
9.
10.
       // 变量声明
11.
       reg[31:0] regA, regB;
12.
13.
       wire[31:0] ans;
14.
       reg[4:0] count;
15.
       // 实例化 ALU 模块
       alu myalu(.a(regA),.b(regB),.op(4'b0001),.f(ans),.c());
       // 每个 clk 上升沿改变寄存器 A/B
17.
        // 导致 ans 立即发生改变
18.
       always @(posedge clk)
19.
20.
       begin
            // 从 fibonacci(3) 开始计算
22.
            if(rst == 1'b1)
23.
           begin
24.
                regA <= 32'b1;
25.
                regB <= 32'b1;
26.
                count <= 5'b00011;
27.
            end
            // 开始迭代计算
28.
29.
            else
30.
            begin
31.
                if(count < n)</pre>
32.
                begin
33.
                    regA <= regB;</pre>
34.
                    regB <= ans;</pre>
35.
                    count <= count + 1'b1;</pre>
36.
                end
37.
            end
38.
       end
39.
        // 每当 ans 变化, result 则会更新
40.
       assign result = ans;
42. endmodule
```

Alu. v

- 1. `timescale 1ns / 1ps
- module alu(

```
input [31:0] a,
4.
        input [31:0] b,
        input [3:0] op,
        output reg [31:0] f,
6.
7.
        output c
8.
        );
9.
        always @(*)
10.
11.
        begin
12.
            case(op)
                4'b00000: f = 32'b0;
13.
                4'b0001: f = a + b;
14.
                4'b0010: f = a - b;
15.
                4'b0011: f = a \& b;
16.
17.
                4'b0100: f = a | b;
                4'b0101: f = a ^ b;
                default: f = 32'b0;
19.
            endcase
20.
21.
        end
22.
23.
        assign c = \sim(|f|);
24. endmodule
```

Cumsum. v

```
1. `timescale 1ns / 1ps
2.
3. module cumsum(
       input clk,
5.
       input rst,
       input [4:0] n,
7.
       output [31:0] result
       // 利用 ALU 实现累加求和,即 cumsum 是 ALu 的控制器
10.
11.
       // 变量声明
       reg[31:0] regA, regB; // 输入端寄存器
12.
13.
       wire[31:0] ans;
                              // 保存 Alu 运行结果
14.
15.
       // 实例化 ALU 模块
16.
       alu myalu(
17.
           .a(regA),
```

```
18.
            .b(regB),
19.
            .op(4'b0001),
20.
            .f(ans),
21.
            .c()
22.
       );
       // 每个 clk 上升沿改变寄存器 A/B
       // 导致 ans 立即发生改变
24.
25.
       always @(posedge clk)
26.
       begin
           // 从 1 + 2 开始算起
27.
            if(rst == 1'b1)
28.
29.
           begin
30.
               regA <= 32'b1;
               regB <= 32'b10;
31.
32.
            // 现在不断递增 regB, 直到 regB == n
33.
34.
            else
35.
            begin
                if(regB < n)
36.
37.
                begin
38.
                    regA <= ans;</pre>
39.
                    regB <= regB + 1'b1;</pre>
40.
                end
41.
            end
42.
       end
43.
       // 每当 ans 变化, result 则会更新
44.
45.
       assign result = ans;
46. endmodule
```

Divclk. v

```
    input clk,
    input clk,
```

```
5. output new_clk6. );
```

```
7. reg[24:0] data=25'b0;
8. always @(posedge clk)
9. data<=data+1'b1;
10. assign new_clk = data[18];
11. endmodule
```

Digit. v

```
    `timescale 1ns / 1ps

2.
   module digit(
3.
4.
        input [15:0] data,
        input clk,
        output reg[6:0] a2g,
7.
        output reg[3:0] an
8.
        );
9.
        reg[1:0] status = 2'b00;
10.
        reg[3:0] digit;
11.
        // 调度数码管
12.
13.
        always @(posedge clk)
14.
            status<=status+1'b1;
15.
        // 根据不同状态来确定显示高 4 位还是低 4 位
16.
17.
        always @(*)
        case(status)
18.
            2'b00:begin digit = data[15:12]; an=4'b1000;end
19.
20.
            2'b01:begin digit = data[11:8]; an=4'b0100;end
21.
            2'b10:begin digit = data[7:4];
                                             an=4'b0010;end
            2'b11:begin digit = data[3:0]; an=4'b0001;end
22.
23.
            default:begin digit=data[3:0]; an=4'b0001;end
24.
25.
        endcase
26.
27.
        //根据数字 digit 来设置不同的 a~g 段
28.
        always @(*)
29.
        case(digit)
30.
                4'h0:a2g=7'b1111110;
31.
                4'h1:a2g=7'b0110000;
32.
                4'h2:a2g=7'b1101101;
33.
                4'h3:a2g=7'b1111001;
34.
                4'h4:a2g=7'b0110011;
```

```
35.
                4'h5:a2g=7'b1011011;
36.
                4'h6:a2g=7'b1011111;
                4'h7:a2g=7'b1110000;
37.
                4'h8:a2g=7'b1111111;
38.
                4'h9:a2g=7'b1111011;
39.
                4'hA:a2g=7'b1110111;
40.
                4'hB:a2g=7'b0011111;
41.
                4'hC:a2g=7'b1001110;
42.
43.
                4'hD:a2g=7'b0111101;
                4'hE:a2g=7'b1001111;
44.
45.
                4'hF:a2g=7'b1000111;
                default:a2g=7'b1111110;
46.
47.
       endcase
48. endmodule
```


四、仿真程序

Sim. v


```
`timescale 1ns / 1ps
2.
   module sim(
4.
        );
       // 时钟信号仿真
       reg clk = 1'b0;
7.
       always #10
8.
            clk = \sim clk;
10.
11.
       reg rst = 1'b1;
12.
       reg[4:0] n = 5'b01010;
13.
       reg Q = 1'b0;
       wire[15:0] result;
14.
15.
16.
       top mytop(clk,rst,n,Q,result);
17.
18.
        initial
19.
              #11 rst = 1'b0;
20. endmodule
```

五、 仿真结果

斐波那契 f(10) 仿真:



结果 = 0x37 = 55, 正确。 累加求和 g(6) 仿真:




结果 = 0x15 = 21, 正确。


六、 实验结果

变量 n 从高位至低位的各个引脚为: P5/P4/P3/P2/R2。(即左边 5 个开关)函数选择 Q 为 R1 引脚。(右边数第一个开关)刷新 rst 引脚为 N4 引脚。(右边数第二个开关)


累加求和 g(10) = 0x37 = 55, 结果正确




斐波那契 f(10) = 0x37 = 55, 结果正确。



斐波那契 f(6) = 0x8 =8, 结果正确。



累加求和 g(6) = 0x15 = 21, 结果正确。



七、实验体会

老师,上课时可以多讲一下电路代码的模块思想,或者说电路模块设计套路,我觉得这个很重要,一个好的电路应该具备好的模块设计,好的模块设计可以使得代码更容易理解,而且便于调试。