数字电子技术作业 (三)

谢悦晋 U202210333

Oct 23rd, 2023

4.4.9 试用 74HC138 和必要的与非门,设计一个乘法器电路,实现两位二进制数相乘,并输出结果。

解:

设输入分别为 A_1,A_0,B_1,B_0 ,输出为 P_3,P_2,P_1,P_0 ,列写真值表和逻辑函数:

4.4.9 真值表


A_1	A_0	B_1	B_0	<i>P</i> ₃	P_2	P_1	P_0
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
_ 1	1	1	1	1	0	0	1

P_2	00	01	11	10		P_1	00	01	11	10	P_0	00	01	11	1
00						00					00				
01						01			1	1	01		1	1	
11				1		11		1		1	11		1	1	
10			1	1		10		1	1		10				
(a) P ₂			-			(b) <i>P</i> ₁					(c) P ₀				


图 1: 4.4.9 卡诺图

$$\begin{split} P_{3} &= A_{1}A_{0}B_{1}B_{0} \\ P_{2} &= A_{1}\overline{A}_{0}B_{1} + A_{1}B_{1}\overline{B}_{0} \\ P_{1} &= A_{1}\overline{A}_{0}B_{0} + A\overline{B}_{1}B_{0} + A_{0}B_{1}\overline{B}_{0} + \overline{A}_{1}A_{0}B_{1} \\ P_{0} &= A_{0}B_{0} \end{split}$$

实际上我们知道可以通过 74HC138 实现逻辑函数 (取最小项相加), 所以我们很容易得到电路图:



4.4.12 图题 4.4.12 所示为 8×8 个 LED 阵列显示示意图。3 线-8 线译码器控制逐行扫描,从上到下每次显示一行。存储阵列共有 8×8 个存储单元,每个单元存放 1 位显示的数据,需要显示的点存 1, 否则存 0。地址线 $W_2W_1W_0$ 从 000 到 111 变化时,每次将一组 8 个数据送到输出端,控制发光二极管,需要发光的二极管接 1, 否则接 0。如要显示的字形如图题 4.4.12(b) 所示,试写出存储器存放的数据。若人的视觉暂留时间为 0.05 s,在满足 LED 阵列图像稳定不闪烁的情况下,试计算地址变换的最低频率。



解: 由题意易得储存器真值表:

W_2	W_1	W_0	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	1	0	0	0	0
0	0	1	0	0	1	1	1	0	0	0
0	1	0	0	1	1	0	1	1	0	0
0	1	1	1	1	0	0	0	1	1	0
1	0	0	1	1	0	0	0	1	1	0
1	0	1	1	1	1	1	1	1	1	0
1	1	0	1	1	0	0	0	1	1	0
1	1	1	1	1	0	0	0	1	1	0

最低变换频率:

$$\frac{8}{f} \le T \Rightarrow f_{\min} = 160 \text{Hz}$$


4.4.20 试用 4 选 1 数据选择器产生下列逻辑函数:

$$(1)L(A,B) = \overline{A} \cdot \overline{B} + AB$$


 $(2)L(A,B,C) = \sum m(1,2,6,7)$

解:


(1)



(2)



4.4.23 具有低使能控制的 8 选 1 数据选择器 $(74HC151,\overline{E}=1$ 时,Y=0) 构成的电路和各输入端的输入波形如图题 4.4.23 所示,画出输出端 Y 的波形。



解:

注意到:

$$D_0 = A_0$$
 $D_1 = 1$ $D_2 = A_1$
 $D_3 = 0$ $D_4 = \overline{A}_0$ $D_5 = 0$
 $D_6 = \overline{A}_1$ $D_7 = 1$

数据选择器根据 CBA 的输入,选择输出,选择输出如下:

	Inp	Output		
\overline{E}	С	В	A	Y
1	X	X	X	0
0	0	0	0	A_0
0	0	0	1	1
0	0	1	0	A_1
0	0	1	1	0
0	1	0	0	\overline{A}_0
0	1	0	1	0
0	1	1	0	\overline{A}_1
0	1	1	1	1

画出波形:

4.4.35 仿照半加器和全加器的设计方法,试设计一半减器和一全减器,所用的门电路由自己选定。

解:

半减器仅考虑向高位借位,全减器还要额外考虑低位的借位。

半减器:

设 A,B 分别为被减数和减数,S,D 为差值和向高位的借位,真值表如下:

\overline{A}	В	S	D
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

图 2: 半减器真值表

易得逻辑函数:

$$S = \overline{A}B + A\overline{B} = A \oplus B$$
$$D = \overline{A}B$$

电路如下:




图 3: 半减器

全减器:

设 A,B 分别为被减数和减数,C 为低位借位,S,D 为差值和向高位的借位,真值表如下:

A	В	C	S	D
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

图 4: 半减器真值表

易得逻辑函数:

$$S = \overline{ABC} + \overline{ABC} + A\overline{BC} + ABC = \overline{A}(B \oplus C) + A\overline{B \oplus C} = A \oplus B \oplus C$$

$$D = \overline{A} \cdot \overline{BC} + \overline{ABC} + \overline{ABC} + ABC = \overline{AB}(\overline{C} + C) + (\overline{A} \cdot \overline{B} + AB)C = \overline{AB} + \overline{A \oplus B} \cdot C$$

用两个半减器和一个或门就可以组成全减器:




图 5: 全减器

4.4.37 逻辑电路如图题 4.4.37 所示, 试分析该电路的功能




图 6: 全减器

解:

case 1: $F_{A>B} = 1$

考虑两个个端子的输入:

$$A_3 = A_3 \odot 1 = A_3 \cdot 1 + \overline{A}_3 0 = A_3$$

 $B_3 = B_3 \oplus 1 = B_3 \cdot 0 + \overline{A}_3 1 = \overline{B}_3$

因此所有 B 端口输入相当于取反,A 不变:

$$S_3S_2S_2S_1S_0 = A_3A_2A_1A_0 + \overline{B}_3\overline{B}_2\overline{B}_1\overline{B}_0 + 0001 = A_3A_2A_1A_0 - B_3B_2B_1B_0$$

case $2:F_{A>B}=0$

解:

这种情况是类似的, 易得最终结果:

$$S_3S_2S_2S_1S_0 = A_3A_2A_1A_0 + \overline{B}_3\overline{B}_2\overline{B}_1\overline{B}_0 + 0001 = B_3B_2B_1B_0 - A_3A_2A_1A_0$$

综上,可以看出该电路是一个取两数相减绝对值的逻辑电路 课堂习题:

- (1) 一个电路有 8 个输入信号 I7-I0,8 个输入按键 K7-K0,2 个输出信号 L0 和 L1。
- (2) 按键 K7 K0 用于从 8 个输入信号 I7 I0 中选择 2 个信号从 L0 和 L1 中输出。 K7 按下时 I7 将输出, ..., K0 按下时 I0 将输出。
 - (3) 按键优先级从高到低为 K7 K0。按键高电平有效。
- (4) 按键每次至少按下任意 2 个,将优先级最高按键所选择的信号输出到 L1,优先级次高按键所选择的信号输出到 L0。
- (5) 例如:同时按下 K5、K1 和 K0, K5 优先级最高, I5 输出到 L1; K1 优先级次高, I1 输出到 L0:K0 优先级最低, I0 不输出。
- (6) 设计要求: 利用 8-3 编码器 CD4532、3-8 译码器 74HC138、8-1 选择器 74HC151 以及门电路,完成以上电路功能。各元器件的数量不限。

设计思路: 为了实现这个电路, 我们可以按照以下步骤进行设计:

- 1. 使用 8-3 编码器 CD4532 将 8 个按键 K7-K0 的优先级编码为 3 位二进制数。这样,我们可以确定按下的按键的优先级。
- 2. 将 CD4532 的 3 位输出连接到 3-8 译码器 74HC138 的输入端。再将输出的 $\overline{Y}_7 \overline{Y}_0$ 依次与 $K_7 K_0$ 两两输入与门,再输入一个 CD4532,这样我们就可以屏蔽掉优先级最高的输入。
- 3. 使用两个 8-1 选择器 74HC151, 每个选择器的输入端分别连接到 8 个输入信号 I7-I0。
- 4. 将两个 CD4532 的输出端与两个 74HC151 的选择输入端相连接。使得当两个按键以上被按下时,相应的输入信号可以从选择器的输出端输出。

电路图如下:




图 7: 课堂练习逻辑电路图