观测3个以上的波形,应该如何操作?


应将所有波形与频率最低的波形比较!


正确的操作:

- 选择频率最低的信号2Q → CH1显示
- 触发信源选择 CH1
- 其它信号CP、1Q分别送 CH2显示

错误的操作: ①观察CP和Q1

②观察CP和Q2






观察计数器的波形时,触发斜率应选上升沿还是下降沿?

加法计数器 > 应选下降沿触发

减法计数器 > 应选上升沿触发



电子线路设计与测试(二)

设计任务1

篮球竞赛 24s 定时器设计:P 195

检查《电子线路设计测试与实验(二)》单元七

电子线路设计与测试(二)

选做:

设计彩灯循环显示控制电路: P 191

数字秒表电路设计:P195

第四阶段需要自学的内容

- 教材
- 5.4 集成电路定时器555及其应用
- 5.5 中规模组合逻辑电路及其应用 (CD4511)
- 5.6 中规模时序逻辑电路及其应用 (7490/93,161/163,190/191, 192/193)
- 6.1 篮球竞赛30s计时器设计
- 6.4 多功能数字钟电路设计
- 相关数字集成器件手册

学习要求

- 熟悉各种常用MSI时序逻辑电路功能和使用 方法;
- · 掌握多片MSI时序逻辑电路级联和功能扩展 技术;
- · 学会MSI数字电路分析方法、设计方法、组 装和测试方法。

篮球竞赛 24s 定时器设计: (p195)

要求: (1) 定时时间为24秒钟,按递减方式计时,每隔1秒钟,定时器减1,以数字的形式显示时间;

- (2)设置两个外部控制开关(控制功能如表所示),控制定时器的直接复位、启动计时、暂停/连续计时;
- (3) 当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出声光报警信号。
 - (4) 555振荡器输出频率为1KHz,分频到1Hz作为计时脉冲。 控制功能如表

复位/启动 nRST	暂停/连续 nPAUSE	定时器完成的功能
0	X	定时器复位,置初值24
1	1	定时器开始计时
1	0	定时器暂停计时

篮球竞赛 24s 定时器设计: (p195)


要求: (1) 定时时间为24秒钟,按递减方式计时,每隔1秒钟,定时器减1,以数字的形式显示时间;

- (2)设置两个外部控制开关(控制功能如表所示),控制定时器的直接复位、启动计时、暂停/连续计时;
- (3) 当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出声光报警信号。
 - (4) 555振荡器输出频率为1KHz,分频到1Hz作为计时脉冲。 控制功能如表

复位/启动 nRST	暂停/连续 nPAUSE	定时器完成的功能
0	X	定时器复位,置初值24
1	1	定时器开始计时
1	0	定时器暂停计时

篮球竞赛 24s 定时器设计

一. 根据设计要求,画出组成框图



篮球竞赛 24s 定时器设计

二. 挑选IC及相关器件,设计各单元电路


- □秒脉冲发生器的设计
 - 可由555定时器或石英晶体振荡器构成
- □ 24s计时器的设计
 - 由各种有递减计数功能的IC芯片构成
 - 由CPLD构成
- □ 译码显示器的设计
- □ 控制电路的设计(难点)
 - 根据设计要求,用试凑法设计

1.秒脉冲发生器的设计(P166)


多谐振荡器

 $t_{\rm PL} = R_2 C \ln 2 \approx 0.7 R_2 C$

$$t_{\text{pH}} = (R_1 + R_2)C1n2 \approx 0.7(R_1 + R_2)C$$



)	箱)	输出		
7	TH TL		v _o	T	
	×	×	0	导通	
< -	$\frac{2}{3}V_{\rm CC}$	$< \frac{1}{3} V_{ m CC}$	1	截止	
$>\frac{2}{3}$	$oldsymbol{V_{ ext{CC}}}$	$> \frac{1}{3}V_{ m CC}$	0	导通	
$<\frac{\overline{2}}{3}$	$V_{\rm cc}$	$> \frac{1}{3}V_{\rm CC}$	不变	不变	




1.秒脉冲发生器的设计(P166)

555振荡器输出频率为1KHz,分频到1Hz作为计时脉冲

2. 分频器的设计

- □ 分频器的功能主要有两个
 - 产生标准秒脉冲信号
 - 提供控制电路所需要的信号,如1kHz的高音频信号

MSI时序逻辑电路(P180)



1) 异步计数器 (74LS90/92/93)

74LS90是二-五-十进制计数器,它有两个时钟输入端CP_A和CP_B,下降沿有效。其中,CP_A和Q₀组成二进制计数器;CP_B和Q₃Q₂Q₁组成五进制计数器;

若将 Q_0 与 CP_B 相连接,时钟脉冲从 CP_A 输入,则构成8421BCD码十进制计数器。74LS90有两个清零端 $R_{0(1)}$ 、 $R_{0(2)}$ 和两个置9端 $R_{9(1)}$, $R_{9(2)}$,

计数时序和功能如表5.6.3所示

计数

74LS90功能表

R ₀₍₁	, R ₀₍₂	R ₉₍₁	$R_{9(2)}$	Q_3	Q_2	Q_1	Q_0
1	1	0	X	0	0	0	0
1	1	×	0	0	0	0	0
X	X	1	1	1	0	0	1
X	n	X	0				10

74LS90功能表

十进制数	84216马	54216時	2421码
0	0000	0000	0000
1	0001	0001	0001
2	0010	0010	0010
3	0011	0011	0011
4	0100	0100	0100
5	0101	1000	1011
6	0110	1001	1100
7	0111	1010	1101
8	1000	1011	1110
9	1001	1100	1111


X


		输	λ				输	出			
清	0	置	9	时	钟					功	能
R ₀₍₁₎	R _{0 (2)}	S ₉₍₁₎	S ₉₍₂₎	CP _A	$\overline{\text{CP}}_{\!\scriptscriptstyle B}$	Q_3	Q_2	Q ₁	Q _o		
1	1	0 ×	× 0	×	×	0	0	0	0	清	0
0 ×	× 0	1	1	×	×	1	0	0	1	置	9
			1	×	G	20 有	俞 出		二进制	计数	
				×	ļ	($Q_3Q_2Q_1$	输出		五进制	计数
0 ×	×	0 ×	×	ţ	Q_0	C		Q ₀ 输引 BCD和		十进制	计数
^	U		^ 0	Q_3	ţ	6		Q ₁ 输出 BCD和		十进制	计数
				1	1		不	变		保	持

2)74LS93

74LS93是二-八-十六进制计数器,即 CP_A 和 Q_0 组成二进制计数器, CP_B 和 $Q_3Q_2Q_1$ 为八进制计数器。当 CP_B 和 Q_0 相连,时钟脉冲从 CP_A 输入,构成十六进制计数器。其功能表如表5.6.5所示。

Count* CLKB = QA	I I QD	Output QC Q	s B QA	
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14				
* QA is con	nected t	o CLKB	for binary co	ount.
Reset Inputs RO1 RO2		QD	Outputs QC QB	QA
— — — — — — — — — — — — — — — — — — —	 	L Count Count	L L	L





24s计时器的设计

由各种有递减计数功能的IC芯片构成

双时钟(74LS192/193)


□ 74LS192和74LS193是双时钟4位加/减同步计 数器,其中,74LS192是十进制计数器, 74LS193是二进制计数器。两者的管脚排列图及 各管脚的功能均一样。另外管脚排列图中 co是加 计数进位输出端, 当加计数到到最大计数值时, \overline{co} 发出一个低电平信号(平时为高电平);BO为减计数 借位输出端, 当减计数到零时, BO 发出一个低电 平信号(平时为高电平), \overline{CO} 和 \overline{BO} 负脉冲宽度等于 时钟脉冲低电平宽度。

74LS192

74LS192 是双时钟加/减十进制同步计数器,其功能表为:


CP_{U}	CP_D	LD	CR	操作
X	X	X	1	清零
X	X	0	0	置数
†	1	1	0	加计数
1	†	1	0	减计数
1	1	1	0	保持

- $\mathbf{Q}_{\mathbf{D}}$ 是最高位, $\mathbf{Q}_{\mathbf{A}}$ 是最低位。
- CO是加计数进位输出端;
- BO是减计数借位输出端。




74LS192 引脚图

■74LS192时序图



74192

□ 用2片74LS192构成2位十进制加法计数器。电路 采用串行进位方式级联,每当个位计数器由9复0 时,其CO发出一个负脉冲作十位计数器加计数的 时钟信号,使十位计数器加1计数。若将图中个位 74LS192的CP_U和CP_D互换,则构成2位十进制减 法计数器。




加/减同步计数器(74LS190/191)

74LS190和74LS191是单时钟4位同步加/减可逆计数器,CP为上升沿有效。其中74LS190为8421BCD码十进制计数器,74LS191是BCD码十六进制计数器,两者的引脚排列图和引脚功能完全一样。


74191

□ 74LS191是二进制单时钟4位同步加/减可 逆计数器。含有正脉冲输出端CO/BO及负 脉冲输出端RC,两者在加计数到最大计 数值时或减计数到零时,都发出脉冲信号: 不同之处是,CO/BO端发出一个与输入时 钟周期相等且同步的正脉冲,RC端发出一 个与输入时钟信号低电平时间相等且同步 的负脉冲。




74LS191功能表


CT	LD	Ū/D	СР	操作
0	0	0	X	置数
0	1	0	†	加计数
0	1	1	†	减计数
1	×	×	X	保持



74LS191的时序波形




用74LS191构成M=10的加法计数器



用CO/BO输出端通过门电路反馈到LD端,改变预置输入数据,就可以改变计数器的模M(分频数)。

加法计数器预置数 N=Z_{max}-M, 其中, Z_{max}是计数器的最大计数值(即计数器输出为全1状态), 计数器在N与(Z_{max}-1)之间循环计数。


用74LS191构成M=10的加法计数器



当M=10时,如图所示。 预置数N=1111—1010 = 0101。当计数器计数到 暂态(1111) $_B$ 瞬间, CO/BO=1,LD=0,计 数器立即再次装入0101, 计数器就这样在 (0101~1110) $_B$ 之间循环计数。

40161的逻辑功能

4位二进制同步加计数器




CC40161功能表

CR	LD	СР	ET	操作状态
0	X	X	X	清除
1	0	↑	X	预置
1	1	1	0	保持
1	1	↑	1	计数


$$ET=ET_{T}\&ET_{P}$$

$$CO=Q_{3}Q_{2}Q_{1}Q_{0}$$


40161的时序波形图



构成任意进制计数器的方法




利用异步清零



利用同步预置→清零

优点: 清零可靠 输出没有毛刺

译码显示电路





发光二极管显示器


8段发光二极管数码显示器BS201/202(共阴极)和BS211/212(共阳极)的外形及等效电路如P189图5.1.4所示。其中,BS201和BS211每段的最大驱动电流约10mA,BS202和BS212每段的最大驱动电流约15mA。


驱动共阴极显示器的译码器输出为高电平有效,如74LS48、74LS49、CC4511;而驱动共阳极显示器的译码器输出为低电平有效,如74LS46、74LS47等。

发光二极管显示器









(a) 共阴极LED


(b) 共阳极LED

发光二极管显示的译码/驱动器 (74LS48/74LS47)

74LS47、74LS48为BCD-7段译码/驱动器,其中,74LS47可用来驱动共阳极的发光二极管显示器74LS48则用来驱动共阴极的发光二极管显示器

七段显示译码器


CD4511BC BCD-to-7 Segment Latch/Decoder/Driver



Truth	Inputs							Outputs							
Hutti	LE	ВГ	LT	D	С	В	Α	а	b	С	d	e	f	g	Display
Table	Х	Χ	0	Х	Х	Х	Х	1	1	1	1	1	1	1	В
	Х	0	1	Χ	Х	Х	Х	0	0	0	0	0	0	0	
	0	*	1	0	0	0	0	1	1	4	1	1	æ	0	0
	0	1	1	0	0	0	1	0	1	*	0	0	0	0	1
	0	1	1	0	0	1	0	1	1	0	1	1	0	1	2
	0	1	1	0	0	1	1	1	1	1	1	0	0	1	3
	0	1	1	0	1	0	0	0	1	e e	0	0	1	1	4
	0	1	1	0	1	0	1	1	0	1	1	0	1	1	5
	0	1	1	0	1	1	0	0	0	e e	1	1	1	1	6
	0	1	1	0	1	1	1	1	1	1	0	0	0	0	7
	0	1	1	1	0	0	0	1	1	1	1	1	1	1	8
	0	1	1	1	0	0	1	1	1	1	0	0	1	1	9
	0	1	1	1	0	1	0	0	0	0	0	0	0	О	
	0	1	1	1	0	1	1	0	0	0	0	0	0	0	
	0	1	1	1	1	0	0	0	0	0	0	0	0	О	
	0	1	1	1	1	0	1	0	0	0	0	0	0	О	
	0	1	1	1	1	1	0	0	0	0	0	0	0	0	
X = Don't Care	0	1	1	1	1	1	1	0	0	0	0	0	0	0	
Depends upon	4	4	1	Х	Х	Х	Х				*				*


the BCD code applied during the 0 to 1 transition of

控制电路的设计



24s计时器的设计

■参考框图



数字电路的安装与调试技术

数字电路的安装与调试过程是数字电路设计者必须掌握的基本技能。下面介绍数字电路安装与调试中的一些常用方法。

1. 集成电路器件的功能测试

- (1) 仪器检测法
- (2) 功能实验检查法
- (3) 替代法

2. 集成电路器件的接插和布线方法

数字电路的实验通常在面包板上进行,插接集成器件时, 使器件的<mark>缺口端朝左方</mark>,先对准插孔的位置,然后稍用力将 其插牢,防止集成器件管脚弯曲或折断。

布线时应注意导线不宜太长,最好贴近底板并在器件的周围走线,切忌导线跨越集成器件的上空,杂乱地在空中搭成网状。数字电路的布线应整齐美观,既可提高电路的可靠性,又便于检查排除故障或更换器件。

导线连接顺序是:先接固定电平的连线,如电源正极(一般用红色导线)、地线(一般用黑色导线)、门电路的多余输入端及电平固定的某些输入端(如触发器的控制端J、K)然后按照电路中的信号流向顺序对划分的子系统逐一布线、调试,最后将各子系统连接起来。

3. 数字电路的调试方法

数字电路的调试顺序也是先调试单元电路或子系统,然后逐渐扩大将几个单元电路进行联调,最后进行整机调试。

4. 几种基本电路的测试方法

数字秒表电路设计(P195)

要求: (1)以数字的形式显示时间。秒表的计时范围为0.01~59.99s, 计时精度为10ms;


(2)通过两个按键来控制计时的起点和终点,一个是清零按键,用于设置跑表为初始零状态,另一个则是开始/停止控制按键,在清零按键无效的时候,按一下开始/停止键则计时器开始计时,再按一下在暂停计时,再按一下则继续计时。

拟定设计方案,写出必要的设计步骤,画出逻辑电路图。

数字秒表电路设计 (p195)


要求: (1)设计一个用来记录短跑运动员成绩的秒表电路,能用数字形式显示时间;

- (2) 秒表的计时范围为0.01S~59.99S, 计时精度为10mS。
- (3) 通过两个按键(R、
- S)来控制计时的起点和 终点,一个是清零按键, 用于设置初始0状态;另 一个是开始/停止按键, 在清零按键无效时,按 一下开始计时,再按一下 暂停计时,再按一下 继续计时。



数字秒表电路设计 (p195)

1. 根据设计要求, 画出组成框图



数字秒表电路设计 (p195)

- 2. 单元电路设计
 - (1) 振荡电路设计
 - (2) 计数电路设计

本次课程的实验内容

□ 篮球竞赛 24s 定时器设计:P 195

□ 选做: 数字秒表电路设计:P195

□ 选做:设计彩灯循环显示控制电路:P 192

检查《电子线路设计测试与实验(二)》单元七与期 末考试 □ 笔试---教室闭卷笔试!

□ MOOC课程成绩与期末考试