# 数字电子技术作业(二)

## 谢悦晋 U202210333

Oct 10th, 2023

## 4.1.5 分析图题4.1.5所示逻辑电路的功能




图 1: 4.1.5

解:

# Step 1. 列写逻辑表达式:

$$X = A \oplus (B \oplus C)$$

$$Y = \overline{\overline{A}B \oplus C} \cdot \overline{BC}$$

$$= \overline{A}(B\overline{C} + \overline{B}C) + BC$$

$$= \overline{A}B + \overline{A}C + BC$$

Step 2. 列写真值表:

<b>∷</b> ≡ ≡ ≡						
Α	В	С	Χ	Υ		
0	0	0	0	0		
0	0	1	1	1		
0	1	0	1	1		
0	1	1	0	1		
1	0	0	1	0		
1	0	0	1	0		
1	0	1	0	0		
1	1	1	1	1		

图 2: 4.1.5真值表

**Step 3.** 功能分析:

分析不出来。。。

# 4.1.6 分析图题4.1.6所示逻辑电路的功能




图 3: 4.1.6

解:

Step 1. 列写逻辑表达式:

$$F = \overline{AB} \cdot \overline{AC}$$

$$= AB + AC$$

$$L_4 = \overline{\overline{A} \cdot \overline{B} \cdot \overline{C}}$$

$$= \overline{A} \cdot \overline{B} \cdot \overline{C}$$

$$L_3 = \overline{\overline{BC}} \cdot \overline{\overline{BC}}$$

$$= B\overline{C} + \overline{B}C$$

$$L_2 = C$$

$$L_1 = \overline{D}$$

Step 2. 列写真值表:

88 ≡	= =							: 10
A	B	C	D	F	$L_1$	$L_2$	$L_3$	$L_4$
0	0	0	0	0	1	0	0	1
0	0	0	1	0	0	0	0	1
0	0	1	0	0	1	1	1	0
0	0	1	1	0	0	1	1	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	0	0	1	0
0	1	1	0	0	1	1	0	0
0	1	1	1	0	0	1	0	0
1	0	0	0	0	1	0	0	0
1	0	0	1	0	0	0	0	0
1	0	1	0	1	1	1	1	0
1	0	1	1	1	0	1	1	0
1	1	0	0	1	1	0	1	0
1	1	0	1	1	0	0	1	0
1	1	1	0	1	1	1	0	0
1	1	1	1	1	0	1	0	0

图 4: 4.1.6真值表

**Step 3.** 功能分析:

注意到 $F=0,L_4L_3L_2L_1=9-ABCD,F=1$ , 无意义

**4.2.9** 某足球评委会由一位教练和三位球迷组成,对裁判员的判罚进行比爱绝。当满足一下条件时表示同意:有三人或三人以上同意,或者两人同意,但其中有一人是教练。试用2输入与非门设计该表决电路(写出完整的设计流程,以及Verilog HDL程序)解:

#### Step 1. 明确逻辑功能:

设一位教练和和三位球迷分别为*A*,*B*,*C*,*D*, 这些变量为1时表示同意,为0时表示不同意。设输出为L, L=1表示同意判罚, L=0表示否决判罚,则卡诺图(真值表)如下(其中列为AB, 行为CD):

L	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	1	1	1
10	0	1	1	1

图 5: 4.2.9卡诺图

### Step 2. 列逻辑表达式:

由卡诺图可知:

$$L = AB + AC + AD + BCD$$

$$= \overline{AB \cdot \overline{AC} \cdot \overline{AD} \cdot \overline{BCD}}$$

$$F = \overline{\overline{AB} \cdot \overline{AC}} \cdot \overline{\overline{AD} \cdot \overline{B} \cdot \overline{\overline{CD}}}$$

逻辑电路如下:




图 6: 4.2.9逻辑电路图

### Verilog HDL语句如下:

```
module L_module (
    input wire A,
    input wire B,
    input wire C,
    input wire D,
    output wire L
);
    wire temp1, temp2, temp3, temp4;
    assign temp1 = ~(A & B);
    assign temp2 = ~(A & C);
    assign temp3 = ~(A & D);
    assign temp4 = ~(B & ~(~(C & D)));
    assign L = ~(~(~(temp1 & temp2)) & ~(~(temp3 & temp4)));

endmodule
```

图 7: 4.2.9 Verilog HDL

4.2.11 某火车站有特快、直快和慢车三种类型的客运列车进出,试用2输入与非门和反相器设计一个指示列车等待进展的逻辑电路,3个指示灯一、二、三号分别对应特快、直快、慢车。列车的优先级别依次为特快、直快、慢车,要求当特快列车请求进站时无论其他两种列车是否请求进站,一号灯亮。当特快没有请求,直快请求进站时,无论慢车是否请求,二号灯亮,当特快和直快均没有请求,而慢车有请求时,三号灯亮。(写出完整的设计流程,以及Verilog HDL程序)解:

#### Step 1. 明确逻辑功能:

设特快、直快、慢车分别为A,B,C,当它们取值为1时表示进站,取值为0表示无进站需求,设 $L_1,L_2,L_3$ 分别为一、二、三号灯,取1时灯亮,取0时灯灭。

Step 2. 列逻辑表达式:

$$L_{1} = A$$

$$L_{2} = \overline{A}B = \overline{\overline{\overline{A}B}}$$

$$L_{3} = \overline{A} \cdot \overline{B}C = \overline{\overline{\overline{A} \cdot \overline{B} \cdot C}}$$

逻辑电路如下:




图 8: 4.2.11逻辑电路图

# Verilog HDL语句如下:

```
module L_module (
    input wire A,
    input wire B,
    input wire C,
    output wire L1,
    output wire L2,
    output wire L3
);
    wire temp1, temp2, temp3, temp4;
    assign L1 = A;
    assign L2 = ~(~(~A & B));
    assign L3 = ~(~(~(~A & ~B)) & C));
endmodule
```

图 9: 4.2.11 Verilog HDL

**4.2.12** 会议室顶灯分别有安装在4扇门旁边的4个开关控制,设计一个控制电路,要求改变任意一个开关的状态都能打开或关闭顶灯,可以采用任何门电路来实现(写出完整的设计流程,以及Verilog HDL程序)解:

#### Step 1. 明确逻辑功能:

设这四个开关分别为A,B,C,D,取值为1时表示闭合,取值为0表示断开,L为灯,取1表示灯亮,取0表示灯灭,卡诺图(真值表)如下(其中列为AB, 行为CD):

L	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	0	1
10	1	0	1	0

图 10: 4.2.12卡诺图

### Step 2. 列逻辑表达式

由卡诺图可知输出为A,B,C,D的异或:

$$L = A \oplus B \oplus C \oplus D$$

逻辑电路如下:




图 11: 4.2.12逻辑电路图

# Verilog HDL语句如下:

```
module L_module (
    input wire A,
    input wire B,
    input wire C,
    input wire D,
    output wire L
);
    assign L = A ^ B ^ C ^ D;
endmodule
```

图 12: 4.2.12Verilog HDL

- 4.2.13 某化工厂有5种原料,编号为1到5,在使用时必须遵守以下规则:
- (1)用第3号时必须使用第1号。
- (2)第2号和第4号必须同时使用。
- (3)第2号和第5号不能同时使用。

试设计一个逻辑电路,能在违反上述任何一项规定时给出高电平指示信号。写出逻辑表达式。(直接写出表达式并化简,无需Verilog HDL)解:

### Step 1. 明确逻辑功能:

设这五种原料分别为A,B,C,D,E,取1时为使用,取0时为不使用。设L为高电平只是信号,取值为1时为有高电平信号,取0时为无高电平信号。

### Step 2. 列逻辑表达式

$$L = \overline{A}C + B\overline{D} + \overline{B}D + BE$$

画逻辑电路:




图 13: 4.2.13逻辑电路

**4.2.15** 设计一2为二进制数相加的逻辑电路,可以用任何门电路实现,化简变换时考虑多输出函数的公共乘积项,以减少门的数目。(写出完整设计流程,无需Verilog HDL)提示:

 $A_1, A_0$ 和 $B_1, B_0$ 分别为的被加数和加数。 $S_1, S_0$ 为相加的和, $C_1$ 为进位位。解**: Step 1.** 提示已经给出逻辑功能,我们直接列写真值表**:** 

$A_1$	$A_2$	$B_1$	$B_2$	C	$S_1$	$S_2$
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
0	0	0	0	0	1	0
0	0	0	1	0	1	1
0	0	1	0	1	0	0
0	0	1	1	1	0	1
0	1	0	0	0	1	1
0	1	0	1	1	0	0
0	1	1	0	1	0	1
0	1	1	1	1	1	0

图 14: 4.2.15真值表

画出卡诺图(其中列为 $A_1A_0$ , 行为 $B_1B_0$ ):



图 15: 4.2.15卡诺图

## Step 2.列逻辑表达式:

$$C_{1} = A_{1}B_{1} + A_{1}A_{0}B_{0} + A_{0}B_{1}B_{0}$$

$$S_{1} = \overline{A}_{1} \cdot \overline{A}_{0}B + \overline{A}_{1}B_{1}\overline{B}_{0} + A_{1}\overline{A}_{0} \cdot \overline{B}_{1} + A_{1}\overline{B}_{1} \cdot \overline{B}_{0} + \overline{A}_{1}A_{0}\overline{B}_{1}B_{0} + A_{1}A_{0}B_{1}B_{0}$$

$$= \overline{A}_{0}(\overline{A}_{1}B + A_{1}\overline{B}) + \overline{B}_{0}(\overline{A}_{1}B_{1} + A_{1}\overline{B}_{1}) + A_{0}B_{0}(\overline{A}_{1}\overline{B}_{1} + A_{1}B_{1})$$

$$= A_{1} \oplus B_{1}(\overline{A}_{0} + \overline{B}_{0}) + A_{0}B_{0}(\overline{A}_{1} \oplus \overline{B}_{1})$$

$$= (A_{0}B_{0}) \oplus A_{1} \oplus B_{1}$$

$$S_{0} = \overline{A}_{0}B_{0} + A_{0}\overline{B}_{0}$$

$$= A_{0} \oplus B_{0}$$

### Step 3. 画逻辑电路:




图 16: 4.2.15逻辑电路图