4.5 常用组合逻辑电路


- 4.5.1、编码器
- 4.5.2、译码器
- 4.5.3、数据选择器
- 4.5.4、数值比较器
- 4.5.5、加法器

译码:它能将二进制码翻译成代表某一特定含义的信号(即电路的某种状态)。译码是编码的逆过程。


译码器:具有译码功能的逻辑电路

译码器分类:

- 唯一地址译码器:将一系列代码转换成与之**唯一对应**的有效信号
 - 二进制译码器
 - •二-十进制译码器
 - 显示译码器
- 代码变换器:将一种码转换成另一种码



4.5.2 译码器——2线-4线译码器 (74HC139)



		圳	月ピス	<u> </u>		
	输	λ		输	出	
E	A_1	A_0	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3
1	×	×	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

TH台比主

$$\overline{\overline{Y}}_{0} = \overline{\overline{E}} \overline{A}_{1} \overline{A}_{0}$$


$$\overline{\overline{Y}}_{2} = \overline{\overline{E}} \overline{A}_{1} \overline{A}_{0}$$


$$\overline{Y}_{1} = \overline{E}\overline{A}_{1}A_{0}$$


$$\overline{Y}_{3} = \overline{E}A_{1}A_{0}$$

为什么称为唯一地址译码器???

4.5.2 译码器的应用







4.5.2 译码器——Verilog描述

```
reg[3:0] Q;
always @ (A or B or EI)
if(~EI) begin
 case ({A,B})
 2'b00: Q = 4'b1110;
 2'b01: Q = 4'b1101;
 2'b10: Q = 4'b1011;
 2'b11: Q = 4'b0111;
 default : Q = 4'b1111;
 endcase end
else
 Q = 4'b1111;
```

74HC138集成译码器功能表

使能有效,工作

输入								! !	输		出		
$\mathbf{E_3}$	$\overline{\mathbf{E_2}}$	$\overline{\mathbf{E}}_{1}$	$\mathbf{A_2}$	\mathbf{A}_{1}	$\mathbf{A_0}$	$\overline{\mathbf{Y}_{0}}$	$\overline{\mathbf{Y}}_{1}$	$\overline{\mathbf{Y}}_{2}$	$\overline{\mathbf{Y}}_{3}$	$\overline{\mathbf{Y_4}}$	$\overline{\mathbf{Y}}_{5}$	$\overline{\mathbf{Y}}_{6}$	$\overline{\mathbf{Y}_7}$
×	Н	×	×	×	×	Н	Н	Н	Н	Н	Н	Н	Н
×	X	Н	×	×	×	Н	Н	Н	Н	Н	Н	H	Н
L	X	×	X	×	X	Н	Н	Н	H	H	H	H	Н
Н	L	L	L	L	L	L	Н	H	Н	H	H	H	Н
Н	L	${f L}$	${f L}$	L	Н	Н	L	Н	H	H	\mathbf{H}	\mathbf{H}	Н
Н	L	L	L	Н	\mathbf{L}	Н	Н	L	H	H	\mathbf{H}	\mathbf{H}	Н
Н	L	L	\mathbf{L}	Н	H	Н	\mathbf{H}	H	L	H	H	H	Н
Н	L	L	H	L	L	Н	H	H	Н	L	H	H	Н
H	L	L	Н	L	Н	Н	H	H	H	Н	L	H	Н
Н	L	L	H	H	\mathbf{L}	Н	H	H	Н	H	Н	L	Н
Н	L	L	H	H	H	Н	Н	H	Н	Н	Н	Н	L

$$\overline{Y}_{0} = \overline{\overline{C}B\overline{A}} = \overline{\mathbf{m}}_{0} \qquad \overline{Y}_{4} = \overline{CB\overline{A}} = \overline{\mathbf{m}}_{4}$$

$$\overline{Y}_{1} = \overline{\overline{C}B\overline{A}} = \overline{\mathbf{m}}_{1} \qquad \overline{Y}_{5} = \overline{CB\overline{A}} = \overline{\mathbf{m}}_{5}$$

$$\overline{Y}_{2} = \overline{\overline{C}B\overline{A}} = \overline{\mathbf{m}}_{2} \qquad \overline{Y}_{6} = \overline{CB\overline{A}} = \overline{\mathbf{m}}_{6}$$

$$\overline{Y}_{3} = \overline{\overline{C}BA} = \overline{\mathbf{m}}_{3} \qquad \overline{Y}_{7} = \overline{CBA} = \overline{\mathbf{m}}_{7}$$

3线-8线译码器的 $\overline{Y}_0 \sim \overline{Y}_7$ 是三变量函数的全部最小项。

基于这一点,用该器件能够实现所有三变量逻辑函数。

例 用3线-8线译码器74HC138和必要的逻辑门实现函数

$$L = AB + BC + ABC$$

解:(1)首先将逻辑函数L变换为最小项表达式:

$$L = AB + BC + A\overline{B}C = AB(C + \overline{C}) + BC(A + \overline{A}) + A\overline{B}C$$
$$= ABC + AB\overline{C} + ABC + \overline{A}BC + A\overline{B}C$$

$$= m_3 + m_5 + m_6 + m_7$$

(2)将上式两次求反,并用摩根定律变换可得

$$L = \overline{m_3 + m_5 + m_6 + m_7}$$


$$= \overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7} = \overline{\overline{Y}_3 \cdot \overline{Y}_5 \cdot \overline{Y}_6 \cdot \overline{Y}_7}$$

(3)画出逻辑电路

首先要使3线-8线译码器处于工作状态:使 $E_3=1$,且 $E_2=\overline{E}_1=0$

$$L = \overline{\overline{Y}_3 \cdot \overline{Y}_5 \cdot \overline{Y}_6 \cdot \overline{Y}_7}$$


在译码器的输出端加一个与非门,即可实现给定的组合逻辑函数.



- 1、如果还要实现另外一个组合逻辑函数,该如何???
- 2、如果译码器输出为高电平有效,该如何???
- 3、如果只允许用与门,该如何???


 $B_4 B_3 = 00$ $B_2 B_1 B_0 = 000 \sim 111$ Fig. $L_0 \sim L_7$ $B_4 B_3 = 01$ $B_2 B_1 B_0 = 000 \sim 111$ For $L_8 \sim L_{15}$ 输

		-1117							'	TDJ			-			
	\mathbf{B}_4	\mathbf{B}_3	B ₂	\mathbf{B}_1	\mathbf{B}_0	L_0	L_1	L ₂	L_3	L_4		L ₂	L ₂₈	L ₂₉		L ₃
用	0	0	0	0	0	0	1	1	1	1		1	1	1	1	1
74H	0	0	0	0	1	1	0	1	1	1		1	1	1	1	1
C13	0	0	0	1	0	1	1	0	1	1	•••	1	1	1	1	1
8 扩	0	0	0	1	1	1	1	1	0	1		1	1	1	1	1
展 为 5-32	0	0	1	0	0	1	1	1	1	0		1	1	1	1	1
译码					•						_			•		
器	1	1	0	1	1	1	1	1	1	1		0	1	1	1	1
	1	1	1	0	0	1	1	1	1	1		1	0	1	1	1
	1	1	1	0	1	1	1	1	1	1	• • •	1	1	0	1	1
	1	1	1	1	0	1	1	1	1	1		1	1	1	0	1
	1	1	1	1	1	1	1	1	1	1		1	1	1	1	6 2



4.5.2 译码器 数据分配器


数据分配器示意图



数据分配器:相当于多输出的单刀多掷开关,是一种能将 从数据分时送到多个不同的通道上去的逻辑电路。

4.5.2 译码器——数据分配器

用译码器实现数据分配器




4.5.2 译码器 数据分配器


74HC138译码器作为数据分配器时的功能表

	4	俞	>	•		输出								
$\mathbf{E_3}$	E ₂	E ₁	A_2	\mathbf{A}_{1}	$\mathbf{A_0}$	$\overline{\mathbf{Y}}_{0}$	$\overline{\mathbf{Y}}_{1}$	$\overline{\mathbf{Y}}_{2}$	$\overline{\mathbf{Y}}_{3}$	$\overline{\mathbf{Y}}_{4}$	$\overline{\mathbf{Y}}_{5}$	$\overline{\mathbf{Y}}_{6}$	$f{ar{Y}}_7$	
L	L	X	X	X	X	Н	H	H	H	H	H	H	Н	
H	L	D	L	L	L	D	H	H	H	H	H	H	Н	
H	L	D	L	L	H	H	D	Н	H	H	H	Н	Н	
Н	L	D	L	Н	L	Н	Н	D	Н	H	Н	Н	Н	
Н	L	D	L	H	H	H	H	H	D	H	H	H	Н	
H	L	D	Н	L	L	H	H	H	H	D	H	H	Н	
H	L	D	Н	L	H	H	H	H	H	H	D	H	Н	
H	L	D	Н	H	L	H	H	H	H	H	H	D	Н	
H	L	D	Н	Н	H	H	H	H	H	H	H	H	D	

4.5.2 译码器——七段显示译码器




4.5.2 译码器——七段显示译码器



4.5.2 译码器——七段显示译码器 (74HC4511)

显示译码器与显示器的连接方式



4.5.2 译码器——七段显示译码器(74HC4511功能表)

十进制			输	λ						!	输	出			字
或功能	LE	BL	LT	D_3	\mathbf{D}_2	\mathbf{D}_1	\mathbf{D}_0	a	b	c	d	e	f	g	形
0	L	H	Н	L	L	L	L	H	H	Н	H	H	H	L	0
1	L	H	Н	L	L	L	Н	L	Н	Н	L	L	L	L	-
2	L	Н	Н	L	L	Н	L	Н	Н	L	Н	H	L	Н	8
3	L	H	H	L	L	H	H	H	H	H	H	L	L	Н	3
4	L	H	Н	L	Н	L	L	L	H	H	L	L	H	Н	8
5	L	H	Н	L	Н	L	H	H	L	H	H	L	H	Н	5
6	\mathbf{L}	H	Н	L	Н	H	L	L	L	Н	H	H	H	H	b.
7	L	H	H	L	H	H	H	H	H	H	L	L	L	\mathbf{L}	-:
8	L	Н	Н	H	L	L	L	Н	H	H	H	Н	H	H	8
9	L	H	H	Н	L	L	H	Н	Н	Н	L	L	Н	Н	20

4.5.2 译码器——七段显示译码器 (74HC4511功能表)

十进制			输	λ				输出							字
或功能	LE	BL	LT	D_3	\mathbf{D}_2	\mathbf{D}_1	\mathbf{D}_0	a	b	c	d	e	f	g	形
10	L	H	Н	H	L	Н	L	L	L	L	L	L	L	L	熄灭
11	L	H	H	H	L	H	H	L	L	L	L	L	L	L	熄灭
12	L	H	H	H	Н	L	L	L	L	L	L	L	L	L	熄灭
13	L	H	Н	Н	Н	L	H	L	L	L	L	L	L	L	熄灭
14	L	H	Н	H	H	H	L	L	L	L	L	L	L	L	熄灭
15	L	H	Н	Н	H	Н	H	L	L	L	L	L	L	L	熄灭
灯测试	X	X	L	X	X	X	X	Н	H	H	H	Н	Н	H	8
灭灯	X	L	Н	X	X	X	X	L	L	L	L	L	L	L	熄灭
锁存	H	H	H	X	X	X	X				*				*
															21

4.5 常用组合逻辑电路


- 4.5.1、编码器
- 4.5.2、译码器
- 4.5.3、数据选择器
- 4.5.4、数值比较器
- 4.5.5、加法器

4.5.3 数据选择器


选择器:能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关,又称"多路开关"。选择器和分配器 互为逆过程。

选择器的功能:


- 在通道选择信号的作用下,将多个通道的数据分时传送到 公共的数据通道。



4.5.3 数据选择器——2选1数据选择器



4.5.3 数据选择器——4选1数据选择器



$$Y = D_0 \overline{S_1} \overline{S_0} \overline{EI} + D_1 \overline{S_1} S_0 \overline{EI} + D_2 S_1 \overline{S_0} \overline{EI} + D_3 S_1 S_0 \overline{EI}$$

4.5.3 数据选择器——8选1数据选择器 (74HC151)

·当
$$\overline{E}$$
=1时, Y =0。

·当
$$\overline{E}$$
=0时

$$Y = \overline{S_{2}} \overline{S_{1}} \overline{S_{0}} D_{0} + \overline{S_{2}} \overline{S_{1}} S_{0} D_{1} + \overline{S_{2}} S_{1} \overline{S_{0}} D_{2} + \overline{S_{2}} S_{1} S_{0} D_{3} + S_{2} \overline{S_{1}} \overline{S_{0}} D_{4} + S_{2} \overline{S_{1}} S_{0} D_{5} + S_{2} S_{1} \overline{S_{0}} D_{6} + S_{2} S_{1} S_{0} D_{7}$$

$$Y = \sum_{i=0}^{7} D_i m_i$$

74LS151的功能表

新	前	λ		输	出
使 能 E	进	<u> </u>	择	Y	Y
\overline{E}	S_2	S_1	S_0		
1	X	X	X	L	Н
0	0	0	0	D_0	$\overline{\mathbf{D}}_0$
0	0	0	1	$egin{array}{c} D_0 \ D_1 \end{array}$	$\overline{\mathbf{D}}_1$
0	0	1	0	D_2	$\overline{\mathbf{D}}_{2}$
0	0	1	1	D_2 D_3	$\overline{\mathbf{D}}_3$
0	1	0	0	D_4	$\overline{\mathbf{D}}_4$
0	1	0	1	D_5	$\overline{\mathbf{D}}_{5}$
0	1	1	0	D_6	$\overline{\mathbf{D}}_{6}$
0	1	1	1	D_6 D_7	$\overline{\mathbf{D}}_7$

4.5.3 数据选择器——Verilog描述4选1选择器

```
reg[3:0] D;
always @ (A or B or D)
if(~EI) begin
 case ({B,A})
 2'b00 : Y = D[0];
 2'b01: Y = D[1];
 2'b10: Y = D[2];
 2'b11 : Y = D[3];
 default: Y = 1'b0;
 endcase end
else
 Y = 1'b0;
```

4.5.3 数据选择器——利用选择器实现组合逻辑函数

例 试用8选1数据选择器74HC151产生逻辑函数 $L = A \oplus B \oplus C$

解:将函数式变换成最小项表达式

$$L = A \oplus B \oplus C = (\overline{A \oplus B})C + (A \oplus B)\overline{C}$$

$$= (\overline{AB} + AB)C + (A\overline{B} + \overline{AB})\overline{C} = \overline{ABC} + ABC + A\overline{BC} + \overline{ABC}$$

$$= m_1 + m_7 + m_4 + m_2$$

数据选择器处于使能状态 且 $S_2=A$, $S_1=B$, $S_0=C$, 于是有


$$Y = \sum_{i=0}^{7} m_i D_i = m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 + m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7$$

用74HC151可以实现逻辑函数。

4.5.3 数据选择器——利用选择器实现组合逻辑函数

数据选择器处于使能状态,且 $S_2=A$, $S_1=B$, $S_0=C$,于是有

当
$$D_1 = D_2 = D_4 = D_7 = 1$$
 , $D_0 = D_3 = D_5 = D_6 = 0$, 则 $Y = L_o$



4.5.3 数据选择器——利用选择器实现组合逻辑函数

例 由8选1数据选择器74HC151构成的电路如图所示,分析电路,写出输出L的最简逻辑表达式。

解:
$$\overline{E}$$
 =0, 电路工作。 $D_2=D_7=0$, $D_1=D_3=D_5=1$, $D_0=D_4=D$, $D_6=\overline{D}$

$$L = \sum_{i=0}^{7} m_i D_i = \overline{A} \overline{B} \overline{C} D_0 + \overline{A} \overline{B} \overline{C} D_1 + \overline{A} \overline{B} \overline{C} D_2 + \overline{A} \overline{B} \overline{C} D_3 + A \overline{B} \overline{C} D_4 + \overline{A} \overline{B} \overline{C} D_1 + \overline{A} \overline{B} \overline{C} D_2 + \overline{A} \overline{B} \overline{C} D_3 + \overline{A} \overline{B} \overline{C} D_4 + \overline{A} \overline{B} \overline{C} D_3 + \overline{A} \overline{B} \overline{C} D_4 + \overline{A} \overline{B} \overline{C} D_4 + \overline{A} \overline{B} \overline{C} D_5 + \overline{A}$$


$$A\overline{B}CD_5 + AB\overline{C}D_6 + ABCD_7$$

$$L = \overline{ABCD} + \overline{ABC} + \overline{ABC} + A\overline{BCD} + A\overline{BCD}$$

$$A\overline{BC} + AB\overline{CD}$$


用卡诺图化简,得到最简逻辑表达式为:

$$L = \overline{AC} + \overline{BC} + \overline{BD} + AB\overline{C}\overline{D}$$



当变量数 > 选通端数,考虑将某些变量接入数据端。

4.5.3 数据选择器——两片74HC151扩展为16选1选择器



如何扩展得到32选1的数据选择器???

课堂习题

- (1) 一个电路有8个输入信号I7~I0,8个输入按键K7~K0,2个输出信号L0和L1。
- (2)按键K7~K0用于从8个输入信号I7~I0中选择2个信号从L0和L1中输出。K7按下时I7将输出,...,K0按下时I0将输出。
 - (3)按键优先级从高到低为K7~K0。按键高电平有效。
- (4)按键每次**至少按下任意2个**,将优先级最高按键所选择的信号输出到L1,优先级次高按键所选择的信号输出到L0。
- (5)例如:同时按下K5、K1和K0,K5优先级最高,I5输出到L1;K1优先级次高,I1输出到L0;K0优先级最低,I0不输出。
- (6)设计要求:利用8-3编码器CD4532、3-8译码器74HC138、8-1选择器74HC151以及门电路,完成以上电路功能。各元器件的数量不限。