





# LLVM学习

软件所智能软件中心PLCT实验室 陈影 实习生

# 目录

- 01 编译构建LLVM
- 02 LLVM后端简介
- 03 使用TableGen语言进行目标描述





### 01 编译构建LLVM






- \$ git clone <a href="https://github.com/llvm/llvm-project.git">https://github.com/llvm/llvm-project.git</a>
- \$ cd Ilvm-project
- \$ mkdir build && cd build
- \$ cmake -DLLVM\_TARGETS\_TO\_BUILD="X86;RISCV" DLLVM\_ENABLE\_PROJECTS=clang -G "Unix Makefiles" ../Ilvm
- \$ make














图源: 《Getting Started with LLVM Core Libraries》





#### 利用IIc工具生成汇编码:

- \$ IIc test.bc -o test.s
- \$ llc test.bc -filetype=obj -o test.o //生成目标代码





#### 代码结构:

后端实现分散在LLVM源树的不同目录中。 代码生成的主要库位于lib目录及其子文件夹CodeGen, MC, TableGen和 Target中:

- •CodeGen目录包含所有通用代码生成算法的实现文件和头文件:指令选择,调度程序,寄存器分配以及所有他们需要的分析。
- •MC目录保留了汇编器(汇编解析器),松弛算法(反汇编器)和特定目标文件惯用语(例如ELF, COFF, MachO等)的低级功能的实现。
- •TableGen目录包含TableGen工具的完整实现,该工具用于根据.td文件中的高级目标描述生成C代码。
- •每个后端目标都在"Target"文件夹下的不同子文件夹中实现(例如, Target/Mips)





官方文档中所述的编写一个后端的基本步骤:

- 1、建立一个TargetMachine的子类用于描述你的硬件特性。
- 2、描述目标机器的寄存器集。使用TableGen从目标机器的**RegisterInfo.td**中生成寄存器定义信息、同名信息、寄存器组信息。同时还需要编写TargetRegisterInfo子类来说明寄存器如何分派和描述寄存器之间的关系。
- 3、描述目标机器的指令集。同样使用TableGen从目标机器的**TargetInstrFormats.td**和 TargetInstrInfo.td中生成指令信息。同时还需要编写TargetInstrInfo子类来说明目标机器所支持的机器指令。
- 4、描述如何选择和转化LLVM IR,从一个DAG表示的指令到目标机器的本地指令。 基于 TargetInstrInfo.td提供的信息,使用TableGen生成模式匹配成功的指令。编写代码 XXXISelDAGToDAG.cpp来说明如何匹配模式和DAG-to-DAG指令选择等。同时还要编写 XXXISelLowering.cpp来替换或者移除目标机器不支持的类型操作。
- 5、编写汇编语言打印代码,来转换LLVM IR到GAS格式的汇编。
- 6、(可选)支持subtargets (\*\*\*)。
- 7、(可选)增加JIT支持和建立一个机器码生成器,用于直接生成二进制码到内存。

### 03 使用TableGen语言进行目标描述





llvm/lib/Target/RISCV/RISCVInstrFormatsC.td
llvm/lib/Target/RISCV/RISCVSystemOperands.td
llvm/lib/Target/RISCV/RISCVInstrInfoM.td
llvm/lib/Target/RISCV/RISCVInstrInfoD.td
llvm/lib/Target/RISCV/RISCVInstrInfoC.td
llvm/lib/Target/RISCV/RISCVRegisterInfo.td
llvm/lib/Target/RISCV/RISCVInstrFormats.td
llvm/lib/Target/RISCV/RISCVInstrInfoA.td
llvm/lib/Target/RISCV/RISCV.td
llvm/lib/Target/RISCV/RISCVInstrInfoF.td
llvm/lib/Target/RISCV/RISCVInstrInfo.td

基类 llvm/include/llvm/Target/Target.td

可执行文件: llvm-tblgen

输入:.td文件

输出: .inc文件 (c++文件)

### 03 使用TableGen语言进行目标描述





#### 使用llvm-tblgen工具:

chenying@cc:~/llvm-project-release-9.x\$ ./mybuild/bin/llvm-tblgen -I ./llvm/includ
e/ -I ./llvm/lib/Target/RISCV/ ./llvm/lib/Target/RISCV.td -print-enums -clas
s=Register
F0\_32, F0\_64, F10\_32, F10\_64, F11\_32, F11\_64, F12\_32, F12\_64, F13\_32, F13\_64, F14\_
32, F14\_64, F15\_32, F15\_64, F16\_32, F16\_64, F17\_32, F17\_64, F18\_32, F18\_64, F19\_32
, F19\_64, F1\_32, F1\_64, F20\_32, F20\_64, F21\_32, F21\_64, F22\_32, F22\_64, F23\_32, F2
3\_64, F24\_32, F24\_64, F25\_32, F25\_64, F26\_32, F26\_64, F27\_32, F27\_64, F28\_32, F28\_
64, F29\_32, F29\_64, F2\_32, F2\_64, F30\_32, F30\_64, F31\_32, F31\_64, F3\_32, F3\_64, F4\_
32, F4\_64, F5\_32, F5\_64, F6\_32, F6\_64, F7\_32, F7\_64, F8\_32, F8\_64, F9\_32, F9\_64,
X0, X1, X10, X11, X12, X13, X14, X15, X16, X17, X18, X19, X2, X20, X21, X22, X23,
X24, X25, X26, X27, X28, X29, X3, X30, X31, X4, X5, X6, X7, X8, X9,

e/ -I ./llvm/lib/Target/RISCV/ ./llvm/lib/Target/RISCV/RISCV.td -print-enums -clas s=Instruction ADD, ADDI, ADDIW, ADDW, ADJCALLSTACKDOWN, ADJCALLSTACKUP, AMOADD\_D, AMOADD\_D\_AQ, A MOADD D AQ RL, AMOADD D RL, AMOADD W, AMOADD W AQ, AMOADD W AQ RL, AMOADD W RL, AM <u>OAND D, AMOAND D AQ, AMOAND D AQ RL, AMOAND D RL, AMOAND W, AMOAND W AQ, AMOAND W</u> AQ RL, AMOAND W RL, AMOMAXU D, AMOMAXU D AQ, AMOMAXU D AQ RL, AMOMAXU D RL, AMOMAX <u>U W, AMOMAXU W AQ, AMOMAXU W AQ RL, AMOMAXU W RL, AMOMAX D, AMOMAX D AQ, AMOMAX D</u> AQ\_RL, AMOMAX\_D\_RL, AMOMAX\_W, AMOMAX\_W\_AQ, AMOMAX\_W\_AQ\_RL, AMOMAX\_W\_RL, AMOMINU\_D, AMOMINU D AQ, AMOMINU D AQ RL, AMOMINU D RL, AMOMINU W, AMOMINU W AQ, AMOMINU W A Q RL, AMOMINU W RL, AMOMIN D, AMOMIN D AQ, AMOMIN D AQ RL, AMOMIN D RL, AMOMIN W, <u>AMOMIN W AQ, AMOMIN W AQ RL, AMOMIN W RL, AMOOR D, AMOOR D AQ, AMOOR D AQ RL, AMOO</u> R\_D\_RL, AMOOR\_W, AMOOR\_W\_AQ, AMOOR\_W\_AQ\_RL, AMOOR\_W\_RL, AMOSWAP\_D, AMOSWAP\_D\_AQ, A MOSWAP D AO RL, AMOSWAP D RL, AMOSWAP W, AMOSWAP W AO, AMOSWAP W AO RL, AMOSWAP W RL, AMOXOR D, AMOXOR D AQ, AMOXOR D AQ RL, AMOXOR D RL, AMOXOR W, AMOXOR W AQ, AMO XOR<u>W AQ RL, AMOXOR W RL</u>, AND, ANDI, ANNOTATION LABEL, AUIPC, BEQ, BGE, BGEU, BLT, BLTU, BNE, BUNDLE, BuildPairF64Pseudo, CFI\_INSTRUCTION, COPY, COPY\_TO\_REGCLASS, C

SRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI, C ADD, C ADDI, C ADDI16SP, C ADDI4SPN,

chenying@cc:~/llvm-project-release-9.x\$ ./mybuild/bin/llvm-tblgen -I ./llvm/includ

通过使用llvm-tblgen工具,处理.td 文件并检查结果记录:

\$ llvm-tblgen -help //tablegen选项

\$ Ilvm-tblgen RISCV.td -printenums -class=Register

\$ Ilvm-tblgen RISCV.td -printenums -class=Instruction





lib/Target/RISCV/RISCV.td

```
89 //===
 90 // Define the RISC-V target.
 91 //===
 92
 93 def RISCVInstrInfo : InstrInfo {
 94 let quessInstructionProperties = 0;
 95 }
 96
 97 def RISCVAsmParser : AsmParser {
    let ShouldEmitMatchRegisterAltName = 1;
    let AllowDuplicateRegisterNames = 1;
100 }
101
102 def RISCVAsmWriter : AsmWriter {
int PassSubtarget = 1;
104 }
105
106 def RISCV : Target {
107 let InstructionSet = RISCVInstrInfo;
   let AssemblyParsers = [RISCVAsmParser];
108
    let AssemblyWriters = [RISCVAsmWriter];
109
    let AllowRegisterRenaming = 1;
110
111 }
```

# 谢谢

欢迎交流合作 2020/02/12