

作业二:





习题4:

4.8. DRAM 5 SRAM.

-		
有1诸原理.	DRAM 电容	SRAM
集成度.	100	仍
芯的脚	15	3
功耗	拉	高
价格	弘	高.
建度.	慢	快.
刷新.	有	も
可靠性.	行氏	盲.
矮用场合.	低速、塔量.	高建.小客量.
破坏性漢	是	石
建行到地址.	分两次连	同时送.

4. 刷新: XT DRAM, 先将原存信息读出, 再由刷新放大器形成原信息并重新写入的过程.

原因: 由于DRAM是利用电客存电荷的方式存储信息,而存储单元被 污问是随机的,某些存储单元可能长时间得不到访问,因而其中 电荷去失造成信息丢失,所以必须进行刷新、

刷新一般有集中式,分散式,异步式三种方式、

集中式例新是在规定的一个例新周期内,对全部存储量之逐一进行刷新, 有OPU访问的狂时间.

分散刷新是指对每行存价者单元的刷新分散到每个存取周期内完成,有 极短的 CP 以访问死时间 (一个存取周期).

异步刷新是前两种就的结合, 在时间为一个存取周期、

4.10 有两种:线选法与重合法.

我选强: 世址译码信号 失选中同一行的所有近,结构简单,需移的重合法: 世址分行,刘两部分译码,行、刘译码线的 震林- 交叉点即为所选单元。世叫矩阵译码,可以节 省黑材,最为常用.

4.11. 集制新: 2ms. 新时间为 256×0./us= 25.6,us. 分散刷新: 256×(0./+0./),us= 5/,2,us. 异坊刷新: 2ms.

千13 存储单流数 =64K×8位=219位. 设地址线a根,数据线b根,则片容量为29×6=219 こ6=219-a

の 9=19x,b=1, 共19+1=20根 の 0=18,b=2, 共18+2=20根 の 0=17,b=4, 共17+4=21根 の 0=16,b=8,共16+8=24根

可有的种。 a=19.6=1 夏 a=18.6=2. 即世址线19根,数据线1根里 世址线18根,数据线2根.

作业三:

计算机组成原理、 楚逸区 2020302878.

- 131148· (1)· 因为 Cache容量是4kB, 市4kB即为 212位, to Cache. te址即为12位;又由于再多32位(4B), to Cache中共有 4kB/4B=1k字, 而每块有16行, to Cache中有 1K/16=64 t之.
 - (2)· 因为主存容量是512kB,即有219位,故主存地址是19位; 有512kB/4B=128kB,故有128k/16=8192t夫.
 - (3) 主存的第 5,64+5,2×64+5,...,213-64+5可以映射到 Cache的第5块中
 - (4). 厚块内地址是6位(4位表示16个多,2位表示每分2位), 缓存其64块,放缓存块地址有6位(64=26),主信分块 标记有19-6-6=7位,放

主有字块标记 缓存写块器址 污块内地址

何月49、(1). 由是数的多长为16位, 放在aohe客量为于096=212分,故Cache 宫地址为12位,又由块长是疗器和且访存地址是宫地址长的宫块内地址是2位,且Cache 英有型的=1024块。由主存客量为51水=219分别主行宫地址是19位,直接1块剩下,主有内宫块标记有19-12=7位,所以主行地址格式设计如下;

主持法标记 Cache学供性业 学块的地址

(2) 全相联,主存管块标记为19-2=17位,故.

主有字块标记、学块的世址

(3). 一组内有2+米, 故 Cache共有部门2 =>9组, 故主信的法 标记为19-9-2=8位,故

全方字块标记 组地址 字块内地址

(4)、主房客量即为1024k×16位型20字,故宫地址有20位, 因为是四路租租联,故Cache共有1024=256=28组. 则主存标记有2020-10=10位,故.

主孩字块扩充组地址、含块的地址。

- 例 4.10·设 Cache 存取周期是七,则主存的存取周期是5七、系统的平均访问时间是 t'= a95t +a05x5t=1/2t· 性能相比于之前是一流 = 七月倍、 也即提高33.17倍。
- 何月去り、(1). 由每个管块有8个等,每个等了之位,故管块的地址等整有5分立, 多位是管地址,2位是等地址, 而Cache客量为16MH 816号=213B,管块大小是25B,故有28t夫。 由十路租相联2=4. 故租地址有8-2=6位。 主伤客量是16MB=221B,故管块标证为24-6-5=13位上。

主格多块标记组地址。多块的地址。

- (2)、连续滨100个多中有为以未命中,而后9次循环全部命中,命中率为一100×10-13—0.987.
- (3) 设 Cache存取周期为t,则主存存取周期为5t,没有Cache 的方可时间是5tx/000,有Cache的污励时间为t(1000-13)+5tx13. 方效度提升倍数为 5000t -1 = 3.751倍. 故提高3375倍.
- (4)· 放郊 (987xt+(1-0987)x5+ ×100%=95%.

长沙·在一小段时间内,最近被访问过的程序和竣生据很多能再次被访问:在空间上,这些被访问的数据往往集中在一小片存行者区,在访问川京序上,指金川京亭执行比较移执行的可能性大。

Cache-主存与主信一辅信后父母使用了程序访问的局部性原理

- 大之6. 设置Cache是为3解决CPU与主态速度不匹配的问题。不能将Cache容量扩放代替主信,因为①Cache容量大会导致成本太高,多若主结,则CPU访问Cache失败时,需将辅信内容词入Cache,再由CPU访问,造成CPU方待时间反而更长。
- 4-27. (1) 力提高外部总线利用率, 团为Cache在CPU芯片内, CPU 活向Cache不必占用到部总线
 - O Cache不占用外部总线,则外部总线可以更多地支持工口设备与主信的信息传输、增强3系统的整体效率。 图可以提高有取速度、图为 Caches CPU之间的投播通路大线宿短。
 - (2) ①可以支持起前控制与流水线控制,有利于这类控制方式下指令预取操作的完成. ②指令.Cache可用ROM实现,以提高指令存取可靠性. ③散据(achext不同的投掘类型交持更加灵活。